该代码是设计一个48阶FIR滤波器的文档，该设计方案主要运用了数字信号处理VLSI实现中的折叠的方式。-The code is a 48-order FIR filter design document, the main use of the design of VLSI implementation of digital signal processing in the way of folding.

ErlyBird 是Erlang 基于NetBeans的IDE开发环境。 主要的功能有： * 语法检查 * 语法高亮 * 函数导航窗口 * 代码折叠 * 缩进 * 代码补齐(内置函数、OTP函数、项目函数等)，按Ctrl+Space或自己定义 * 跳转到函数定义处(OTP函数、项目函数)，按Ctrl点击函数名 * 项目管理。创建/编译等，编译基于Emakefile。原来的代码需自己拷贝到新建项目目录中 * 跳转到编译错误

滤波器的verilog代码 主要是对算法的折叠 有原先的4个加法器四个乘法器变成2个加法器两个乘法器-Filter verilog code folding algorithm 4 adder four multipliers into two adders and two multipliers