搜索资源列表
Init_SDRAM
- AT91RM9200 SDRAM初始化脚本文件，ADS1.2使用，SDRAM为三星K4S641632E，使用脚本后可以将代码直接通过JTAG下载到SDRAM中，在SDRAM中进行仿真调试，启动文件不要进行修改直接可以使用，同时打开CP15的指令缓存和数据缓存-AT91RM9200 SDRAM initialization scr ipt file, ADS1.2 use, Samsung K4S641632E of SDRAM, After using a scr ipt code can be
war
- 压缩解压算法LZ77算法有许多派生算法(这里面包括 LZSS算法)。它们的算法原理上基本都相同，无论是哪种派生算法，LZ77算法总会包含一个动态窗口（Sliding Window）和一个预读缓冲器（Read Ahead Buffer）。动态窗口是个历史缓冲器，它被用来存放输入流的前n个字节的有关信息。一个动态窗口的数据范围可以从 0K 到 64K，而LZSS算法使用了一个4K的动态窗口。预读缓冲器是与动态窗口相对应的，它被用来存放输入流的前n个字节，预读缓冲器的大小通常在0 – 258 之间。这
nRF905--_V0.3
- 基于Meag8的无线通讯模块nRF905驱动和控制程序，使用485接口，无线数据缓存31个字节，通讯间隔为25ms。-Wireless communication module based on Meag8 nRF905 drive and control procedures, the use of 485, the wireless data cache 31 bytes, communication interval is 25ms.
0723
- procedure senddata var i:integer commflg : Boolean begin commflg:=true for i:=1 to 8 do begin if not fcomm comml writecommdata(sendbutter,i) then begin Commflg=false break end end
ActelFPGA_Camera_ApplicationNote
- 摄像头的使用在当今信息化社会中越来越被重视，它可以实时采集现场环境信息，被广 用于安防、工业、交通、商业、金融、体育、军事等领域。本方案主要是基于 Actel Fla 构的 FPGA 来实现视频数据转换、 SDRAM 缓存控制、 TFT 时序控制等功能， 并通过 FPG 活的结构实现摄像头图像的采集与数据处理的功能。 -ActelFPGA_Camera_ApplicationNote
LCD
- 基于FPGA_EP2C8的lcd控制器，显示字符，初学者使用-module lcd_driver(clk,rst,LCD_DATA,RS,RW,EN) input clk,rst //rst is the signal of reset,active low(0). output RS,RW,EN //R
FPGA_AD
- 基于 Cyclone EP1C6240C8 FPGA的ADS2807接口程序，主要用来使用FPGA控制ADS2807的采集。 采用FPGA来模拟ADS2807的时序来实现控制功能。 提供采样频率控制、AD通道转换、采样数据缓存等功能。-Cyclone EP1C6240C8 FPGA-based interface program of the ADS2807, ADS2807 is mainly used to control the use of FPGA collection. AD
FPGA_FIFO
- FPGA中同步FIFO的使用小结，FPGA中的FIFO，分为同步FIFO，异步FIFO和双向FIFO。同步FIFO一般用于数据的缓存，异步FIFO一般用于跨时钟域的同步上。-FPGA use in synchronous FIFO summary, FPGA' s FIFO, divided into synchronous FIFO, Asynchronous FIFO and two-way FIFO. Generally used for data synchronization b
buffer
- 一个串行接收，并行发送的缓存器，其数据存储使用双端口SRAM（一读一写）实现，SRAM大小为深64、宽32位（64字×32位，使用提供的双端口SRAM见目录rf2shd4）。缓存器按一位串行输入接收数据，缓存器位置全满后不再接收串行数据输入；并根据读数请求，按接收数据的顺序，将接收完整的32位数据发送出去，并标记该缓存器位置为空，又可以放置新的串行输入数据。 设计了同步和异步两种串行发送方法。-Receive a serial, parallel send buffer, the data
FIFO
- FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存 储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写 入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存 储器那样可以由地址线决定读取或写入某个指定的地址-FIFO is the abbreviation of the English First In First Out, a FIFO data buffer, the differen
asynchronous-FIFO-verilog
- FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单-FIFO is an abbreviation of the English First In First Out, is a first-in, first-out data buffer, the difference between him and ordinary memory is external read and write add
avr_led_maxtrix
- 1.Atmega16单片机SPI接口初始化 2.使用SPI的中断方式向595不断地发送数据 3.也可以使用通用I/O口产生时序驱动595 4.定义了前景和背景两块显示缓存 5.含有对显示缓存进行清空，复制，读取，比较的功能函数 6.含有画点和画直线的功能函数-1.Atmega16 microcontroller SPI interface initialization 2. Using the SPI interrupt continuously send data to t
webPlayer
- 第一个版本的原型机会采用Cortex M3级别的芯片，使用SD卡作为音乐的缓冲区，通过WiFi模块配合 lwIP网络协议栈连接豆瓣服务器，将数据首先下载到SD卡中缓存起来；系统采用一块Vx10xx MP3解码 芯片实现音乐的解码和播放。播放模块始终从SD卡中读取缓存的音乐，从而避免由于网络不稳定带来的 糟糕的播放体验。为了保护该开源项目，SD卡将不使用任何标准的文件系统，我们会将其视作一个巨大 的FLASH缓冲区使用，配合一个简单的链表式存储结构来保存和索引音乐文件。为了解决T
uart_fifo
- FPGA与PC的串口通信代码，使用了FIFO作为数据的缓存。-FPGA and PC serial communication code, use the FIFO as cached data.
Synchronous-FIFO
- FIFO是英文FIRST-IN-FIRST-OUT的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便，但是缺点是只能顺序读写数据，其数据地址由内部读写指针自动加1完成 FIFO的主要功能是基于对双口RAM的读写控制来完成的，根据双口RAM的数据存储状况产生空满信号。双口RAM指的就是能同时对RAM进行读写操作的RAM存储器 -FIFO is an abbreviation of the English FIRST-IN-FIRST-OUT,
uartfifo
- 串口通信例程，使用FIFO数据缓存。Verilog源码，基于FPGA的uart开发，加深理解。-uart communication