CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 加法运算器

搜索资源列表

  1. WarmUp

    0下载:
  2. 通过MFC编程得到的加减法运算器 实现加法运算或减法运算 由控制按钮选择运算函数 从输入框中输入需要进行运算的数据(只能为整形数) 点击运算符选择按钮后方可得到结果-MFC programming obtained by addition and subtraction calculator to achieve addition operation or subtraction operation by the control buttons to select
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-08
    • 文件大小:1788507
    • 提供者:sulihao
  1. alu_32_bit

    0下载:
  2. 用Verilog编写的32位ALU(运算器),具有与、或逻辑运算;加、减算术运算;小于置一,零检测,以及溢出检测等功能。其中加法运算是采用了快速进位链-32bitALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:2019
    • 提供者:zhyan
  1. alu_32_bit

    0下载:
  2. 32位基本运算器的功能,加法,减法,或,异或,与等基本功能-32 basic calculator functions, addition, subtraction, or, XOR, and other basic functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2023
    • 提供者:张明亮
  1. wangshibo

    0下载:
  2. 运算器,设计一个4位的算术逻辑单元能够进行下列运算:加法、减法、加1、减1、与、或、非和传递。-yunsuanqi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:36719
    • 提供者:王世博
  1. alu

    0下载:
  2. ALU运算器能够完成定点数的加法运算,减法运算-ALU arithmetic unit to complete the addition operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:241636
    • 提供者:ywabcd
  1. adder

    1下载:
  2. 能够实现单精度浮点加法运算。输入引脚有:第一运算数,第二运算数,复位信号,时钟信号。输出信号有:运算结果,运算完成标志。(To achieve a single precision floating-point addition operations)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:5219328
    • 提供者:无聊人
  1. ccsuemupc条件跳转(1)

    1下载:
  2. 设计一个模型机,具体设计要求如下: (1)设计指令系统,要求有取数指令、加法指令、跳转指令、停机指令等 (2)设计指令格式、微指令格式 、微程序 、时序电路 、数据通路,完成cpu的设计。 (3)利用模块化设计,分别设计存储器模块、运算器模块、时序电路模块、微程序控制器模块、显示模块等,最后进行系统的顶层设计,完成复杂模型机的设计与实现测试 (4)根据任务,完成主程序的设计,同时把主程序翻译成目标代码,写入主存,仿真下载测试。(Design a model machine, th
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-06-11
    • 文件大小:1189888
    • 提供者:12332122
搜珍网 www.dssz.com