CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 卷积码编码

搜索资源列表

  1. Convolutional encoding and Viterbi decoding with k

    1下载:
  2. 卷积码编码和维特比解码 当K为7 时 供大家参考Convolutional encoding and Viterbi decoding with k 7 rate 1 2 -convolutional coding and Viterbi decoding when K 7:00 for reference convolutional encoding and Viterbi decoding with k 1 2 7 rate
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:254299
    • 提供者:周小川
  1. 卷积码、CRC

    2下载:
  2. 卷积码的C源程序,包括编码器和译码器。 还有一个是循环荣誉校验的vhdl]源码。-convolution of C source code, including the encoder and decoder. There is a cycle of the calibration honor VHDL] source.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:6873
    • 提供者:潘华林
  1. conv_code

    1下载:
  2. 用VHDL实现卷积码编码,该码为(2.1.3)型卷积码。-using VHDL Convolutional coding, the code (2.1.3) - Convolutional Codes.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:855
    • 提供者:武汉
  1. gsmch

    0下载:
  2. gsm的卷积码编码和viterbi译码的源码-gsm convolution encoder and Viterbi decoding FOSS
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:3472
    • 提供者:geast
  1. viterbi

    0下载:
  2. 卷积码编码及其Viterbi译码的实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:256189
    • 提供者:mediative
  1. convolution_encoder_VHDL

    0下载:
  2. 卷积码编译码,由SERVICE、PSDU、TAIL和PAD域组成的DATA域应进行卷积编码,码率应根据所需的传输速率从R=1/2,2/3,3/4中选择-for 802.11a simulation WLAN FEC convolution_encoder g0=133 g1=171 Rate 0:1/2 1:2/3 2:3/4 for 802.11a simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:126855
    • 提供者:cslbetter
  1. viterbi

    3下载:
  2. verilog程序,实现了(2,1,4)卷积码编码,和基于回溯算法的维特比译码器-verilog program to achieve the (2,1,4) convolutional code encoding, and algorithm based on the back of the Viterbi decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:2881
    • 提供者:xiongherui
  1. cc_encode

    2下载:
  2. 卷积码,并行编码,FPGA,通过了测试验证-CC Code, Parallel Coding, FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-19
    • 文件大小:1243
    • 提供者:天之痕
  1. convolutional_code

    0下载:
  2. 卷积码编码,经过模拟的有噪信道,viterbi译码,汇编实现-Convolutional coding, through the simulation of noisy channel, viterbi decoding, compiling achieve
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:31625
    • 提供者:shangqiuli
  1. 123

    0下载:
  2. 将通过仿真的VHDL 程序下载到FPGA 芯片EPF10K10LC84-3 上,取得了较为满意的结果。本设计选择的(3,1,2)卷积码和(2,1,1)卷积码,都是极具代表性的卷积码。因为卷积码具有相似的结构和特点,所以(3,1,2)卷积编码器和(2,1,1)卷积解码器的设计思想,具有普遍适用性。-Through the simulation of the VHDL program downloaded to the FPGA chip EPF10K10LC84-3, the obtained s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5187
    • 提供者:王彬
  1. cnv_encd

    0下载:
  2. 关于信号处理方面,实现卷积码编码函数的源代码-Signal processing, convolutional coding function
  3. 所属分类:DSP program

    • 发布日期:2017-03-28
    • 文件大小:632
    • 提供者:宫翔
  1. conv_enc

    0下载:
  2. 卷积码编码,用veriolog实现一个(2,1,3)卷积编码-Convolutional coding, with veriolog implement a (2,1,3) convolutional code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:856
    • 提供者:瑶云城
  1. abc

    0下载:
  2. 卷积码编码器的实现,用的是vhdl语言。这是毕设时做的,已经调通。-Convolutional code encoder implementation, using vhdl language. This is done when the complete set has been transferred through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4016
    • 提供者:decoder
  1. FPGA-convolutions-encoder

    0下载:
  2. 卷积码是数字通信中很重要的一种差错控制编码 具有很好的性能,用硬件的形式描述具有速度快,便于修改的优点,通过该种方法设,计的编码器经测试运行可靠正确。-Convolutional codes are very important in digital communication error control coding with a good performance, with the descr iption of the hardware in the form of a fast, eas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3844
    • 提供者:will li
  1. cConnvolutiono

    0下载:
  2. 卷积码编码与维特比解码 当K为7 时 供大家参考-convolutional encoding and Viterbi decoding with k 1 2 7 rate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:227726
    • 提供者:
  1. encoding-decoding

    1下载:
  2. 卷积码编码译码程序以及其modelsim仿真波形文件等-Convolutional code encoding and decoding procedures and the Modelsim simulation waveform file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11053892
    • 提供者:风神
  1. viterbi_hard

    0下载:
  2. (2,1,3)卷积码编码,硬判决译码;编码是matlab语言,译码是verilog语言-(2,1,3) convolutional code encoding, hard decision decoding coding is matlab language, decoding is verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1628017
    • 提供者:刘星麟
  1. viterbi_soft

    0下载:
  2. (2,1,3)卷积码编码,软判决译码;matlab语言编码;verilog语言译码;-(2,1,3) convolutional code encoding, soft-decision decoding matlab coding verilog decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2089479
    • 提供者:刘星麟
  1. 卷积码、CRC

    0下载:
  2. 卷积码的C源程序,包括编码器和译码器。还有一个是循环荣誉校验的vhdl]源码。-convolution of C source code, including the encoder and decoder. There is a cycle of the calibration honor VHDL] source.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-15
    • 文件大小:6922
    • 提供者:signific
  1. (2,1,3)卷积编码和viterbi译码

    4下载:
  2. 自己写的(2,1,3)卷积编码器和viterbi译码,测试已通过
  3. 所属分类:VHDL编程

« 12 3 »
搜珍网 www.dssz.com