搜索资源列表
lab18-Convolve
- 使用DSP2812实现卷积算法实验，该程序用C语言编写，可在CCS2000下运行。-use convolution algorithms achieve DSP2812 experiment, the program used the C language, the CCS2000 running.
concorr
- 计算如序列x[k]={1,2,3,4,5}与序列h[k]={2,-2,3,5}的卷积本程序是和互相关的C源程序。-if the calculation sequence x [k] = () 1,2,3,4,5 and sequence h [k] = (2, ,3, 5) of the deconvolution procedure is inter-related to the C source.
juanji_6711dsp
- 基于TMS320C6711的卷积处理程序-convolution processing
juanji2
- 用TI DSP汇编指令进行程序设计：“TIC54XDSP汇编程序设计-卷积-compiled using TI DSP Programming instructions : "TIC54XDSP compilation of program design-convolution
lab2-juanji
- 此程序在DSP环境中利用C语言实现了数据的卷积过程
conv
- 数字信号处理中的卷积程序,通过显示列表很清楚的显示卷积结果,而且精度较高
juanjima
- 卷积码的生成程序,为(2,1,3)移位寄存器的卷积码生成-Convolutional code generation process for the (2,1,3) convolutional code of the shift register to generate
chengxu
- 一个分频器，一个卷积编码器的程序，都是VDHL的-A frequency divider, a convolutional encoder program, are VDHL of
viterbi
- verilog程序，实现了（2，1，4）卷积码编码，和基于回溯算法的维特比译码器-verilog program to achieve the (2,1,4) convolutional code encoding, and algorithm based on the back of the Viterbi decoder
juanji
- 实验目的：1.了解卷积算法原理。 2.掌握TMS320C5402程序的软件调试方法。 -Experimental purposes: 1. Understand the convolution algorithm. 2. TMS320C5402 procedures to master software debugging method.
conv_enc
- 这是一个用VERILOG HDL编写的卷积码程序-This is a VERILOG HDL with the preparation of procedures for the convolutional codes
Ex4_1
- 在一台装有CCS软件的计算机，用C语言编写DSP程序：卷积运算-convolve
Convolutionalencoder
- 应用VHDL语言实现的卷积编码器的应用程序-Application of VHDL language implementation of the convolutional encoder applications
123
- 将通过仿真的VHDL 程序下载到FPGA 芯片EPF10K10LC84-3 上，取得了较为满意的结果。本设计选择的(3,1,2)卷积码和（2,1,1）卷积码,都是极具代表性的卷积码。因为卷积码具有相似的结构和特点，所以(3,1,2)卷积编码器和（2,1,1）卷积解码器的设计思想，具有普遍适用性。-Through the simulation of the VHDL program downloaded to the FPGA chip EPF10K10LC84-3, the obtained s
codec54x
- 卷积编码和维特比译码在C54上的实现，该程序采用C和汇编混合编程的方式。-Convolutional coding and Viterbi decoding on the C54 implementation, the program mixed with C and assembler programming approach.
juanji
- FPGA的卷积编码小程序，VHDL描述，参数为2，1，7.-2,1,7 cov with VHDL.
CONVOL
- 本程序是由C语言编译的，用来开发dsp的卷积程序-The program is compiled by the C language, the convolution process used to develop dsp
Ex4_1
- dsp卷积的运算源代码 可以绘图 c语言程序汇编-dsp convolution of the source code for drawing operations
Convolution
- 卷积程序的Verilog程序，实现卷积功能(Convolution program Verilog program to achieve convolution function)
卷积码程序verilog
- 用Verilog语言在FPGA下实现卷积程序。(Convolution code utilite by verilog)