搜索资源列表
ASK.VHDL
- ASK调制VHDL程序及仿真 基于VHDL硬件描述语言，对基带信号进行ASK振幅调制-ASK modulation VHDL simulation based on the procedures and VHDL hardware descr iption language, the baseband signal amplitude modulation ASK
MASK.VHDL
- MASK调制VHDL程序与仿真 基于VHDL硬件描述语言，对基带信号进行MASK调制-MASK modulation VHDL simulation based on the procedures and VHDL hardware descr iption language, the baseband signal modulation MASK
PSK.VHDL
- CPSK调制VHDL程序及仿真 基于VHDL硬件描述语言，对基带信号进行调制-CPSK modulation VHDL simulation based on the procedures and VHDL hardware descr iption language, the baseband signal modulation
PL_MPSK
- 基于VHDL硬件描述语言，对基带信号进行MPSK调制（这里M=4）,即QPSK调制
chengxu
- 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。
PSK_vhdl
- 基于VHDL硬件描述语言，对基带信号进行PSK调制
MFSK_VHDL
- 基于VHDL硬件描述语言，对基带信号进行4FSK调制
MASK_VHDL
- 基于VHDL硬件描述语言，对基带信号进行4ASK调制
MFSK
- 基于VHDL硬件描述语言，完成对基带信号的MFSK调制,源码
SIGNAL_ALL
- 通信基带信号发生器的设计，采用单片机输入频率和波形，在FPGA中实现频率和波形生成
DM9000A
- DM9000A原理及其与基带信号处理平台结合应用 DM9000A原理及其与基带信号处理平台结合应用
baseband_verilog.rar
- verilog实现的基带信号编码，整个系统分为六个模块，分别为：时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器,verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum m
OFDMFPGA
- OFDM基带调制系统在FPGA上的实现，供数字信号处理专业参考-OFDM base-band modulation system in the FPGA on the realization of digital signal processing for professional reference
113172246fm1702Code
- 射频识别的基带信号处理部分的C语言处理代码-Radio Frequency Identification of base-band signal processing part of the C language processing code
MPSK_VHDL
- --文件名：PL_MPSK --功能：基于VHDL硬件描述语言，对基带信号进行MPSK调制（这里M=4） -- File Name: PL_MPSK- features: VHDL hardware descr iption language based on the base-band signal MPSK modulation (here M = 4)
HDB3encoder
- 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。采用AMI码的信号交替反转，有可能出现四连零现象，这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点，而对定时信号的恢复十分有利，并已成为CCITT协会推荐使用的基带传输码型之一。为此，本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。-Digital baseband signal transmission i
hdb
- 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。采用AMI码的信号交替反转，有可能出现四连零现象，这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点，而对定时信号的恢复十分有利，并已成为CCITT协会推荐使用的基带传输码型之一。为此，本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。 基于达到达到达到的信号发生器的源程序-Digital baseband
mycpri
- CPRI：采用数字的方式来传输基带信号,其数字接口有两种，标准的CPRI和OBSAI接口。CPRI(The Common Public Radio Interface)定义了基站数据处理控制单元REC(Radio Equipment Control)与基站收发单元RE(Radio Equipment)之间的接口关系，它的数据结构可以直接用于直放站的数据进行远端传输,成为基站的一种拉远系统。-CPRI IP core xilinx examples
程序-正弦信号发生器(FPGA+STM32版)
- 以FPGA为核心，实现正弦波、调制波AM、FM、ASK和PSK等功能，通过SPI协议与STM32通信，实现输出波形的选择、频率的设置和基带信号的设定等。(With FPGA as the core, the functions of sine wave, modulation wave AM.FM. ASK and PSK are realized. The output waveform selection, frequency setting and baseband signal sett
数字基带信号的传输码型发生器设计实验报告
- vhdl语言，数字基带信号的传输码型发生器设计，附代码