搜索资源列表
课题：计数式数字频率的CPLD实现.rar
- 本设计的基本要求是以复杂可编程逻辑器件CPLD为基础，通过在EDA系统软件ispDesignExpert System 环境下进行数字系统设计，熟练掌握该环境下的功能仿真，时间仿真，管脚锁定和芯片下载。 本系统基本上比较全面的模拟了计数式数字频率计，广泛应用于工业、民用等各个领域，具有一定的开发价值。
vhdlprogram
- 用复杂可编程逻辑器件(CPLD)实现的数字钟控系统-with complex programmable logic devices (CPLD) with a digital clock control system
cpldInterface
- 嵌入式系统外围接口电路的复杂可编程逻辑器件实现-embedded system peripheral interface circuit complex programmable logic device
120MHzA_DDesign
- 基于复杂可编程逻辑器件(CPLD)的120MHz高速A_D采集卡的设计
digital_cymometer
- 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
BasedontheCPLDliquidcrystaldisplaycontrolsystemdes
- LCD 因其轻薄短小,低功耗,无辐射,平面 直角显示,以及影像稳定等特点,当今应用非常 广泛。CPLD(复杂可编程逻辑器件) 是一种具有 丰富可编程功能引脚的可编程逻辑器件,不仅可 实现常规的逻辑器件功能,还可以实现复杂而独 特的时序逻辑功能。并且具有ISP (在线可编 程) [1 ] 功能,便于进行系统设计和现场对系统进 行功能修改、调试、升级。通常CPLD 芯片都有 着上万次的重写次数,即用CPLD[ 2 ] 进行硬件设 计,就像软件设计一样灵活、方便。而
Design_of_Programmable_Music_Generator
- 根据音乐发生的机理，将复杂可编程逻辑器件作为发生音乐的核心器件，用高速集成电路硬件描述语言编程描述发生的音乐乐谱，配合周边硬件电路，由电声转换发声器接收信号，从而发出音乐声，实验表明，采用该方法设计的音乐发生器成本低、修改方便
REACH
- 基于VHDL的异步串行通信电路设计 随着电子技术的发展，现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的出现，使得电子系统的设计者利用与器件相应的电子CAD软件，在实验室里就可以设计自己的专用集成电路ASIC器件。这种可编程ASIC不仅使设计的产品-VHDL-based asynchronous serial communication circuit design with the advent of electronic technology, field programmable g
jiyuCPLDtipinshuziceliang
- 设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪-Based on the design of a CPLD (complex programmable logic device) of the low-frequency digital phase-measuring instrument
CPLD
- 复杂可编程逻辑器件的初步介绍，通过一系列的简单例子，帮助读者熟悉开发环境和开发语言。-CPLD initial introduction, through a series of simple examples to help beginners master the basic development process
CPLDandDSP
- 结合电机控制系统主板的设计, 介绍了数字信号处理器和复杂可编程逻辑器件在该系统中的应用, 先后 从硬件结构、器件编程、软件设计等方面, 详细阐述了系统功能和特点。实验表明, 两者的结合, 可提高整个系统 的实时性、控制精度和可靠性。-Abstract: Th is paper discusses the development of DSP and is app licat ion in elect ric mach ine, especially int roduces DSP’s
EPM7032
- 本文介绍一种用Altera公司的可编程逻辑器件EPM7032，在MAX＋PlusⅡ开发环境下采用VHDL语言以及ByteBlaster在线可编程技术来实现自动交通控制系统的方法。该设计中采用的自顶向下的设计方法同样适用于复杂数字系统的设计。 -VHDL语言以及ByteBlaster在线可编程技术来实现自动交通控制系统的方法。该设计中采用的自顶向下的设计方法同样适用于复杂数字系统的设计。
frequent
- 这是一个基于复杂可编程逻辑器件CPLD的VHDL语言的有关频率源代码-This is a complex programmable logic device CPLD based on the VHDL language source code related to the frequency
Example-b3-1
- 复杂的可编程逻辑器件硬件编程语言实例先进先出范例-The stuy of VHDL language
Example-b4-1
- 复杂的可编程逻辑器件硬件编程语言实例上传先进先出范例通过动手实践，熟悉Altera基本宏功能的产生和实现方法。-The example of cpld
Motion-Controller-Based-on-F2812
- 运动控制技术是在以数字信号处理器DSP为代表的高性能高速微处理器及复杂可编程逻辑器件CPLD的基础上发展而来的，它是广义上的数控装置。数控技术的发展趋势就是采用运动控制器的开放式数控系统。本文设计了一款全新的运动控制卡，选用TI公司32位的 TMS320F2812芯片，利用高速PCI总线实现数据传输，并采用目前最先进的NURBS曲线插补方式实现多轴联动。此外，本文设计的多轴运动控制卡只要能够准确输出各轴控制脉冲的方向和个数，即可实现多轴联动控制。 -Motion control tech
bishe3
- 以复杂可编程逻辑器件(CPLD)为核心的新型通用数字触发器-Based on complex programmable logic device (CPLD) as the core of the new universal digital trigger
Sequence-Detector
- 序列检测器，开写为两个always语句，即为两段式有限状态机。将组合部分中的判断状态转移条件和产生输入再分开写，则为三段式有限状态机。 二段式在组合逻辑特别复杂时适用，但要注意需在后面加一个触发器以消除组合逻辑对输出产生的毛刺 。三段式描述方法虽然代码结构复杂了一些，但是换来的优势是：使FSM做到了同步寄存器输出，消除了组合逻辑输出的不稳定与毛刺的隐患，而且更利于时序路径分组，一般来说在FPGA/CPLD等可编程逻辑器件上的综合与布局布线效果更佳。-Sequence Detector