CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 多功能数字钟设计

搜索资源列表

  1. data-shuzizhong

    0下载:
  2. 此文件是本人设计的一个多功能数字钟的详细资料,现供大家参考.-I designed a multi-function digital clock detailed information is available for your reference.
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:26179
    • 提供者:
  1. MSC51

    2下载:
  2. 单片机MSC51设计的5个源程序:1、数据排序2、多功能数字钟设计3、P1口循环亮灯设计4、脉冲计数器5、8250芯片串口扩展。另附程序详细介绍。 -microcontroller design MSC51 five sources : 1, 2 ranking data, multi-function digital clock design 3, I P1 lighting design cycle 4, pulse counter 5, 8250 chip serial expansi
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:381620
    • 提供者:carll
  1. NumClock

    0下载:
  2. 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括:基本功能——以数字形式显示时、分、秒的时间,小时计数器为同步24进制,可手动校时、校分;扩展功能——仿广播电台正点报时,任意时刻闹钟(选做),自动报整点时数(选做);其它扩展功能——显示年月日(能处理
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:23375
    • 提供者:田世坤
  1. digital.clock

    1下载:
  2. 用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5105
    • 提供者:郭海东
  1. VerilogHDL_clock

    0下载:
  2. 基于Verilog HDL设计的多功能数字钟,有兴趣的
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:39209
    • 提供者:沈三思
  1. 多功能数字钟设计

    1下载:
  2. 我做课程设计时候所设计出的数字钟电路,实现分、秒计时,异步复位、暂停功能,已经在板子上面实现。和大家分享,一起进步!
  3. 所属分类:VHDL编程

    • 发布日期:2010-10-15
    • 文件大小:182477
    • 提供者:chenlu1986
  1. multisim

    0下载:
  2. 这是多功能数字钟的文档,用Multisim10开发,有原理图以及说明。-This is a multi-functional digital clock document, with Multisim10 development, there is schematic and instructions.
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:363389
    • 提供者:莫雨
  1. multifunctionaldigitalclock

    0下载:
  2. 本设计采用一块单片机(AT89S52)作为多功能数字钟的控制核心,加以温度传感器、红外接收管、蜂鸣器、液晶显示器(LCD1602)、电源电路及其他电路构成。实现了时间设置、闹铃设置、闹铃开和关的功能;LCD显示小时、分钟,有AM、PM指示灯,闹钟就绪灯,闹钟到点蜂鸣器报警,220V供电基本功能。另外,本设计还实现了通过切换键盘显示现场温度,红外停止闹铃的功能。 -This design uses a single chip (AT89S52) as the core controller o
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-01
    • 文件大小:62550
    • 提供者:侯侠
  1. vhd_design

    0下载:
  2. 我学习VHDL的课程设计,是多功能数字钟,有闹钟,秒表等功能,多指教-I learned VHDL course design is multi-functional digital clock, there is an alarm clock, stopwatch functions, multi-Zhi Jiao
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:348691
    • 提供者:GUO-xc
  1. timer

    1下载:
  2. 这是一个基于FPGA设计的24时多功能数字钟,具有正常星期、时、分、秒计时,动态显示,保持、清零、快速校分、整点报时、闹钟功能。-This is an FPGA-based design of multi-function digital clock 24 hours, with a normal week, hours, minutes, seconds, timing, dynamic display, maintaining, resetting, fast school hours, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-01
    • 文件大小:791516
    • 提供者:紫郢寒光
  1. Microcontrollerdigitalelectronicclock

    0下载:
  2. 本文介绍了一款基于AT89S51单片机数字钟的设计,通过多功能数字钟的设计思路,详细叙述了系统硬件、软件的具体实现过程。论文重点阐述了数字钟硬件中MCU模块、语音模块、时钟模块和相关控制模块等的模块化设计与制作;软件同样采用模块化的设计,包括中断模块、闹钟模块、语音模块、时间调整模块设计,并采用简单流通性强的C语言编写实现。本设计实现了时间与闹钟的修改功能、语音播报功能、年、月、日和星期的显示功能。并且通过对比实际的时钟,查找出了误差的来源,确定了调整误差的方法,尽可能的减少误差,使得系统可以达
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:427899
    • 提供者:黄大小
  1. lcd_time

    1下载:
  2. 一个基于VHDL的多功能数字钟设计,能在LCD上显示时间,调整时间,整点报时,音乐为美妙的梁祝。-A VHDL-based design of multi-functional digital clock that can display time in the LCD, adjust the time, the whole point of time, music was wonderful Butterfly Lovers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:196108
    • 提供者:周殿凤
  1. shuzizhong

    0下载:
  2. 基于vhdl的具备闹钟提醒的多功能数字钟设计与应用-The alarm clock to remind vhdl-based multi-functional digital clock design and application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4963
    • 提供者:云景
  1. sep3203

    0下载:
  2. 基于sep3203的多功能数字钟设计,功能包括实时时钟显示,闹钟,矩阵键盘设置时钟和闹钟,报时,TFT真彩LCD液晶显示等等,由ADS1.2编译-Sep3203-based multi-functional digital clock features include real-time clock, alarm clock, matrix keyboard to set the clock and alarm clock, timer, TFT LCD LCD ADS1.2 compiled
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-11
    • 文件大小:3043014
    • 提供者:lj
  1. clock1

    0下载:
  2. VHDL语言实现多功能数字钟设计:(1) 计时功能:这是本计时器设计的基本功能,每隔一分钟计时一次,并在显示屏上显示当前时间。 (2) 闹钟功能:如果当前时间与设置的闹钟时间相同,则扬声器发出蜂鸣声。 (3) 设置新的计时器时间:用户用数字键‘0’~‘9’输入新的时间,然后按 "TIME"键确认。 (4) 设置新的闹钟时间:用户用数字键“0”~“9”输入新的时间,然后按“ALARM”键确认。过程与(3)类似。 (5) 显示所设置的闹钟时间:在正常计时显示状态下,用户直接
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:346217
    • 提供者:雪圣
  1. CPLD-digital-clock-design

    1下载:
  2. 基于CPLD实验板的多功能数字钟设计,运用VHDL编写程序-Multifunction digital clock design based on CPLD experimental board, the use of VHDL programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-02
    • 文件大小:73302
    • 提供者:木子李
  1. PIC16F877A-digital-clock-design

    0下载:
  2. 基于PIC16F877A的多功能数字钟设计,运用C语言设计程序-Use of the C language design program based on the design of multi-functional digital clock PIC16F877A
  3. 所属分类:SCM

    • 发布日期:2017-11-12
    • 文件大小:51351
    • 提供者:木子李
  1. wannianli

    0下载:
  2. 2、 掌握QuartusII软件的使用; 3、 掌握计数器的设计; 4、 掌握分频器的设计; 5、 掌握时、分、秒的设计; 6、 数码管的扫描显示; 7、 掌握数字钟的整体设计(2, master the use of QuartusII software; 3. Master the design of the counter; 4. Master the design of frequency divider; 5, mastering the design of time,
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-01-06
    • 文件大小:2040832
    • 提供者:夜光
  1. shuzizhong

    0下载:
  2. 基于vhdl语言的多功能数字钟设计,硬件调试成功(Design of multi-function digital clock based on vhdl)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:199680
    • 提供者:lin林
  1. Verilog的135个经典设计实例

    1下载:
  2. Verilog的135个经典设计实例,部分摘录如下:【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】(7,4)循环码纠错译码器【例 12.10】(7,4)线性分组码译码器【例
  3. 所属分类:VHDL/FPGA/Verilog

« 12 3 »
搜珍网 www.dssz.com