CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 投票器

搜索资源列表

  1. VoteMa

    0下载:
  2. 投票器。这个好像是3人投票器,可以用来做5人的吧~也是以前我们实验的时候用过的。仿真和下载都很顺利。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:68633
    • 提供者:catalina
  1. YxKey

    0下载:
  2. C51环境下的有线投票器的源代码,用于电视台观众投票
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:91052
    • 提供者:裴先生
  1. YxKtv

    0下载:
  2. C51环境下的KTV用的娱乐投票器,可答题、竞价,中文显示
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:121364
    • 提供者:裴先生
  1. 8051_a51_voting_machine

    0下载:
  2. 8051单片机 a51 投票器 带控制端 含原理图-8051 a51 voting machine with control schematic side containing
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:755041
    • 提供者:李强
  1. adder3

    0下载:
  2. 此源代码是基于Verilog语言的七人投票表决器 、2 个 8 位数相乘 、8 位二进制数的乘法 、同一循环的不同实现方式、使用了`include 语句的 16 位加法器 、条件编译、加法计数器中的进程、任务、测试、函数、用函数和 case语句描述的编码器、阶乘运算函数、测试程序 、顺序执行、并行执行,特别是七人投票表决器,这是我目前发现的最优的用硬件描述的源代码。-The Verilog language source code is based on the seven-vote, and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:2048
    • 提供者:王柔毅
  1. The.design.of.the.voting.machine

    0下载:
  2. 表决器的设计 设计一个三人的表决器,其中有二人以上同意则投票通过。演示结合实验箱上A区、J区的LED及按键。工作过程如下:带锁的按键按下时,按键上的灯亮表示投票同意;按键松开时,灯熄灭表示投票反对;SW1-SW3这三个按键是3人的投票键,L1灯亮表示投票通过,且蜂鸣器响;L1灯熄灭表示投票未通过,且蜂鸣器不响。利用原理图和VHDL编程相结合的方法来实现-The design of the voting machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:35734
    • 提供者:duopk
  1. TPQDQ

    0下载:
  2. 基本要求: (1)通过功能切换开关设定为抢答功能,完成4人抢答功能,通过启动按键启动抢答,数码管显示抢答到计时,抢答成功后,到计时停止,蜂鸣器响,抢答成功的键盘对应的指示灯亮。 (2)通过功能切换开关设定为投票功能,完成4人对4候选人投票功能,通过启动按键启动表决,数码管显示投票倒计时, 4个LED指示灯闪烁,计时到零,4个LED指示灯灭,从1到4轮番显示表决结果,第一个数码管显示候选人编号,第二个数码管显示该候选人得票数。 扩展要求: (1)通过串行口将抢答信息、时间信息和投票
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:104667
    • 提供者:Gallen
  1. Seven_vote

    0下载:
  2. 在Quartus环境下verilog编写的一个7位投票器,拥有主持人的控制端口-Quartus environment Verilog prepared a seven vote, with the host control port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:243239
    • 提供者:voldemortqq
  1. vote

    0下载:
  2. 设计一个100人投票器,超过70人算通过,用verilog语言设计(Design a 100 person voter, more than 70 people passed, using Verilog language design)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-03
    • 文件大小:17163264
    • 提供者:vsslms
搜珍网 www.dssz.com