CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 数字秒表 设计报告

搜索资源列表

  1. 数字表实验

    0下载:
  2. 该源代码为单片机的电子秒表课程设计源代码,需要课程设计报告的,再找我。 ;实验七:数字表实验 ;实验说明:用8位LED显示小时、分、秒、百分秒。百分秒计时由8253定时器编程实现,每百分秒(0.01;秒)中断一次。 ;编程提示:8253工作在方式3,时钟输入由波特率发生器送出,在波特率9600时钟频率为3000K(计数初;值为3000)。8279工作状态为8位LED显示,左入口。
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2015-06-13
    • 文件大小:1726
    • 提供者:光明
  1. EDA

    0下载:
  2. EDA设计报告,实现多功能数字钟功能,在此基础上加上闹钟,秒表-EDA
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:403225
    • 提供者:高超
  1. multisim

    3下载:
  2. 基于Multisim软件设计的数字秒表电路课程设计报告-Multisim software design based on digital stopwatch circuit course design report
  3. 所属分类:SCM

    • 发布日期:2017-03-27
    • 文件大小:233454
    • 提供者:李浩源
  1. Digital-stopwatch-design

    0下载:
  2. 数字秒表的设计报告,用VHDL语言编写程序,实现分析讨论中各种功能,分别进行编译并生成相应的模块,然后将这些模块连接起来形成电路图,并进行编译、仿真。-Digital stopwatch design reports, using VHDL language programming, analysis and discussion of various functions to achieve, respectively, to compile and generate the correspo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:375786
    • 提供者:吴亮
  1. second

    0下载:
  2. 利用Verilog HDL语言进行数字系统设计实现秒表的设计,涵盖原理图设计、文本设计以及进行波形仿真,并有对应的报告。报告中还包括BCD/7段译码集成电路74LS47仿真实验、单管分压式稳定工作点偏置电路仿真实验和8路智力竞赛抢答器电路设计-Use Verilog HDL language design and implementation of digital systems design stopwatch, covering schematic design, text, design,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:466275
    • 提供者:文闯
搜珍网 www.dssz.com