搜索资源列表
20060417220252725
- 闭环数字控制方式，主要利用光电传感器检测法，结构图如图1所示。首先单片机根据输入的数据来计算物体要移动的距离并控制物体往坐标的大概方向运动，红外发射接收器来探测悬挂物体移动了多少个1*1cm的小方格,并经过A/D送给单片机，单片机通过特定的算法计算出物体的坐标，并控制电机的转动来控制物体往坐标进发，在此过程中单片机不断计算，不断调整电机的转速和方向使悬挂物体做一定路线的移动。但其缺点是，电路复杂，不但要求要有A/D电路，光电探测电路，还要其电路要做得十分精确。任何一个电路设计得不好，也会使物体运
verilog
- Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间
LIFOFIFO
- 这是51单片机的源码 和数据结构有关的FIFO算法实现 欢迎下载使用 -This is a 51 microcontroller source and data structures related to the use of FIFO algorithms are welcome to download Thank you
base.tar
- 嵌入式开发中常用的数据结构和算法程序，和平台无关，可移植性好-Embedded development of data structures and algorithms commonly used procedures, and platform-independent and portable
files
- DSP芯片的描述 DPF格式 DSP芯片，也称数字信号处理器， 是一种具有特殊结构的微处理器。DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快速的实现各种数字信号处理算法。-DSP chip, also known as digital signal processor, a microprocessor with a special structure. DSP chip s internal adoption proc
FPGA-and-DSP-based-on-the-Bayer-format-image-pre-p
- 在图像实时处理的过程中，下层图像预处理的数据量大，运算简单，但是要求运算速率高，可以用FPGA硬件来处理，上层所处理的数据量少，算法结构复杂，适于运算速度快，寻址灵活的DSP数字信号处理器进行处理。该系统充分发挥了FPGA和DSP各自的优势，能更好地提高图像处理的实时性，降低成本。 -Real-time processing in the image process, the lower the amount of data preprocessing, simple operation,
sdr
- 全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法， 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计
PWM_MotoB
- 1.本示例将演示电机的闭环控制，即以单位时间内的码盘脉冲输出为反馈，以单位时间内 // 欲达到的脉冲数为输入，以变占空比的PWM波为输出。使用的算法为经典的PID控制算法 // 该算法具有实现方便，参数整定容易，控制鲁棒性好等优点。借助我们的串口虚拟示波 // 器软件，用户可以很方便地整定出一套满意的参数。 //2.PID算法要处理的数据不外乎输入与反馈的偏差(做比例运算)，本次偏差与上一次偏差 // 的差(做微分运算，离散化以后就是差分运算)，所有变差的累积(积分运算，离散
FPGA--AES-algorithm
- 本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the
youhua
- C代码优化方案，选择合适的算法和数据结构，使用尽量小的数据类型 ，减少运算的强度。-C code optimization program, select the appropriate algorithms and data structures as small as possible data types to reduce the intensity of the operation.
cchengxushilidaquan
- C程序实例的集合，有很多的C编程的算法和数据结构的实例-A collection of C program example, there are many examples of C programming algorithms and data structures
wishbone
- Wishbone规范具有如下特点:简单、紧凑，需要很少的逻辑门 完整的普通数据据传输总线协议，包括单个读写、快传输、读一修改一写周期、事件周期 数据总线宽度可以是8-64位 支持大端(big-endian)和小端(litle-endian)，接口自动完成两者之间的转换。支持存储器映射、FIFO存储器、交叉互联 握手协议，允许速率控制 可以达到每个时钟周期进行一次数据传输 支持普通周期结束、重试结束、错误结束等总线周期形式 支持用户自定义的标志:采用MASTER/SLAVE体系结构 支持多点进程(
fft
- 实现功能：基8实现64点FFT处理器（进行两次8点FFT计算，采用基8进行64点） 详细说明：硬件结构包括六部分，分别为输入模块、8点FFT模块、乘法模块、顺序调整模块、输出模块和总控制模块。 其中，输入模块的主要功能是将串行输入的64个数据进行分类，分成8批次，每次8个输入到8点FFT模块中进行计算。 8点FFT模块：FFT是DFT的快速算法，当点数较大时，可以较大的减少DFT的运算量。常用的FFT算法主要有两种，分别为按时间抽选的FFT算法（DIT-FFT）和按频率抽选的FFT算