搜索资源列表
TMS320C54x DSP 的cpu和外围设备
- 针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行了研究，给了了将乘法化为查表的DA算法，并采用这一算法设计了FIR滤波器。通过FPGA仿零点验证，证明了这一方法是可行和高效的，其实现的滤波器的性能优于用DSP和传统方法实现FIR滤波器。最后介绍整数的CSD表示和还处于研究阶段的根据FPGA实现的要求改进的最优表示。-view of the FPGA FIR filters achieve the key -- the multiplication Efficient Implem
TI 54x fft
- DSP编程代码,FFT算法,经典!! FFT实验 一、 理论： 公式（1）FFT运算公式 FFT并不是一种新的变换，它是离散傅立叶变换（DFT）的一种快速算法。由于我们在计算DFT时一次复数乘法需用四次实数乘法和二次实数加法；一次复数加法则需二次实数加法。每运算一个X（k）需要4N次复数乘法及2N+2（N-1）=2（2N-1）次实数加法。所以整个DFT运算总共需要4N^2次实数乘法和N*2(2N-1)=2N(2N-1)次实数加法。如此一来，计算时乘法次数和加法次数都是和
mult8_csdn
- 用verilog语言编写的8位乘法器，完成了8位二进制的整数乘法，供大家参考-Verilog language with 8-bit multiplier, completed the 8-bit binary integer multiplication, for your reference
booth_multiplier.vhd
- 这个程序实现了定点整数补码一位乘法运算器-booth_multiplier
etd-0407109-183702-81-001[1]
- 文章介绍了YUV向RGB颜色空间转换的硬件电路实现算法.在高基乘法算法基础上,建立了参数化高基乘法算法模型,并给出了Verilog HDL描述 小数乘法的整数乘法近似和近似误差给予了详细的讨论.采用乘法单元复用的设计结果将在两个时钟周期内完成YUV向RGB的颜色空间转换.-This paper introduces the YUV to RGB color space conversion hardware algorithm. Matrix multiplication algorithm i
dsp_xiyiz
- 本程序是在5416平台上完成的小数的乘法与累加运算，包括整数的乘累加、小数的乘累加。另外对常用的指令的寻址方式做了详细说明。可以做为学习DSP一个非常典型的例程。 -The routine was completed based on Tms320VC5416 , aimed to mutiply and add between float or integer numbers. In addition ,the instructions were describled in detail
MICROCHIP
- 单片机小系统简易计算器设计 设计制作要求：用80C51/52单片机小系统编程制作的简易计算器。 1）要有4位LED显示器。 2）要有0—9个数字输入按键和功能按键分别是 “+”，“-”，“*”，“/”，“=” “CLR”，即“加法”，“减法”，“乘法”，“除法”，“等于”，“清除”。 3）显示过程：实验板通电开机后，第一位LED显示器显示“0”。 按下第一组数字，再按运算键“+ 、- 、*、/ ”后，再按第二组数字，继续按下“=”即可显示整数运算结果。按“清除键”清除当前L
Ex3_4
- 两个16位整数相乘，乘积总是“向左增长”，这意味着多次相乘后乘积将会很快超出定点器件的数据范围。而且要将32位乘积保存到数据存储器，就要开销2个机器周期以及2个字的程序和RAM单元；并且，由于乘法器都是16位相乘，因此很难在后续的递推运算中，将32位乘积作为乘法器的输入。然而，小数相乘，乘积总是“向右增长”，这就使得超出定点器件数据范围的是我们不太感兴趣的部分。在小数乘法下，既可以存储32位乘积，也可以存储高16位乘积，这就允许用较少的资源保存结果，也便于用于递推运算中。这就是为什么定点DSP芯
booth_multiplier.vhd
- 这个程序实现了定点整数补码一位乘法运算器-booth_multiplier
booth_multiplier.vhd
- 这个程序实现了定点整数补码一位乘法运算器-booth_multiplier
MPY32
- dsp stm320c54x: 编写32位整数乘法运算 w64=x32*y32的程序。 书本上的源码。-dsp stm320c54x: write 32-bit integer multiplication w64 = x32* y32 procedures. Source books.
矩阵乘法器
- 基于乘法器ip核实现的矩阵乘法器，最大支持16*16的矩阵，基于VHDL编写，仅支持整数，浮点数类型请自行添加浮点数IP核支持。