搜索资源列表
datedisplay
- 基于DSP的数据显示、对比，包含完整的C源代码，CMD文件。-DSP-based data, contrast, includes the complete C source code, CMD document.
来自天嵌的TQ2440的ucosII工程文件
- 来自天嵌的TQ2440的ucosII工程文件。源代码，已移植好的，可作对比参考-Embedded from the days of the ucosII TQ2440 project file. Source code has been ported good reference can be used for comparison
DataInputStream.php
- 在项目中,碰到一个解析流的操作,php里面没有现成的类. 那没办法,只能用二进制模式打开文件,再和java的datainputstream对比着打开文件,一个一个的实现流读取和解析. -Encounter an analytic flow operation in the project, there is no ready-made class php. That not only open the file in binary mode, and then open the file
STM32F103boot
- STM32启动过程解析 1、 通过boot引脚设置可以将中断向量表定位于SRAM区，即起始地址为0x2000000，同时复位后PC指针位于0x2000000处； 2、 通过boot引脚设置可以将中断向量表定位于FLASH区，即起始地址为0x8000000，同时复位后PC指针位于0x8000000处； 3、 通过boot引脚设置可以将中断向量表定位于内置Bootloader区，本文不对这种情况做论述； &
STM32F103boot
- STM32启动过程解析 1、 通过boot引脚设置可以将中断向量表定位于SRAM区，即起始地址为0x2000000，同 时复位后PC指针位于0x2000000处； 2、 通过boot引脚设置可以将中断向量表定位于FLASH区，即起始地址为0x8000000，同 时复位后PC指针位于0x8000000处； 3、 通过boot引脚设置可以将中断向量表定位于内置Bootloader区，本文不对这种情况做 论述； 而Cortex-M3内核规定，起始地址必须存放堆
t4_fifo
- FIFO的verilog与VHDL的实现，并与FIFO的IP核做对比，为了方便大家学习，每个文件均附有测试脚本文件，希望对大家有用。-The FIFO verilog and VHDL implementation with FIFO IP core to do comparison, in order to facilitate learning, each file with a test scr ipt file, we want to be useful.
keil
- 贡献一个自己写的批处理，方便MDK备份1 根据日期更新，替换掉日期较早的，日期相同的不备份 2 有删除冗余文件功能，运行后输入Y确定，可以对比并删除备份文件夹内多余的文件。我自己验证有一段时间了，一直没什么问题。 我的电脑上是两个硬盘，D盘是固态盘，工程文件存放在机械硬盘里。注意 我的电脑里面是有s盘的，是个内存盘，如果没有这个盘的需要替换下批处理的s:\-Contribution to write a batch processing, convenient backup of the M
DSP滤波器设计
- 这是哈尔滨工业大学数字信号处理课的课程设计作业，利用窗函数涉及滤波器分别对自己设定的测试信号和老师给定的连续频谱信号进行滤波。 我编写时先后在同一个M文件中写了很多的画图语句，如果直接F5运行，它们会互相覆盖，使用时请将需要的绘图代码复制到命令行中重新运行。(This is the course design assignment of Digital Signal Processing Course of Harbin University of Technology. The window