搜索资源列表
8位大小比较器
- 8位大小比较器的VHDL源代码，Magnitude Comparator VHDL descr iption of a 4-bit magnitude comparator with expansion inputs-eight compared with the size of the VHDL source code, Magnitude Comparator VHDL descr iption of a 4-bit magnitude comparator inputs with e
VERILOGCOMP
- 设计一个字节（8 位）比较器。 要求：比较两个字节的大小，如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试 模型,使其能进行比较全面的测试 。 -design a byte (8) for comparison. Requirements : To compare the size of two bytes, as a greater than [7:0] b [7:0] output margin. Otherwise, low-level output, re
maxbijiao
- 在quaters下写的比较数的大小输出，verilog语言写的，具有状态机和存储器
siweibijiaoqi.verilog的四位比较器
- verilog的四位比较器，两个4位二进制数的大小比较，结果输出到数码管显示,verilog comparison of the four, two 4-bit binary number of size comparison, the results output to a digital display
gsadfgwadfgasgd
- 一、 uboot是ppcboot和armboot合并而成，现在主流的bootloader为uboot和redboot 二、 bootm addr_kernel addr_initrd 三、 移植uboot时最好（一定）要找到一个自己板子的原形（即自己的板子是在这个板子上做一些修改而来的）的版本，这样就可以事半功倍。这样要修改的地方就比较少，也比较容易了。uboot支持很多平台，与一个具体平台相关的主要有三个地方： 1、./include/configs/xxxxx.h, 主要定义了f
STM32+TIM.rar
- 本例展示了如何设置TIM工作在输出比较-非主动模式（Output Compare Inactive mode），并产生相应的中断。 TIM2时钟设置为36MHz，预分频设置为35999，TIM2计数器时钟可表达为： TIM2 counter clock = TIMxCLK / (Prescaler +1) = 1 KHz 设置TIM2_CCR1寄存器值为1000， CCR1寄存器值1000除以TIM2计数器时钟频率1KHz，为1000毫秒。因此，经过1000毫秒的时延，置PC.06
jienengyongshuikongzhixitong
- 节能用水控制系统由微控制器，红外发射接收电路，压力监测电路，手动冲水电路，脉冲阀节能驱动电路，水管温度上下限识别电路，温度调节电路，冷热水阀节能驱动控制电路，洗澡开关监测电路，电池电量检测报警电路，低压标准电源转换电路，串行数据输出控制电路等构成。程序包括： 设备识别及初始化 初始引脚数据值 中断初始化 初始化各标志位 循环查询开始 CSSTATE大小比较子程序 厕所脉冲阀打开子程序 厕所脉冲阀关闭子程序 红外接收子程序 红外发送子程序 洗澡初始及变化
comparetwonumber
- 51单片机应用开发的实例之比较两个数的大小。-51 MCU application development compare two examples of the size of a few.
Little_Big_endian
- 比较详细的介绍了大小端问题。嵌入式系统开发者应该对Little-endian和Big-endian模式非常了解。-Described in more detail the question of the size of client. Embedded systems developers should be Little-endian and Big-endian mode very well.
fpgashaizi
- 这是用FPGA实现的设计两人掷骰子比较点大小的游戏，里面有详细的程序源码及分析，希望有些帮助-This is the design with FPGA realizing compare two dice game, the size of the points are detailed in the program source and analysis, hope some help
budengshi
- 很多不等式在展开以后形成如下的对称形式 sigma(s1^a1*s2^a2*...*sn^an)>=sigma(s1^b1*s2^b2*...*sn^bn) （当然 作为齐次不等式 a1+a2+....an=b1+b2+...bn 变量s1,s2,...sn非负） 其中sigma表示对称和（也就是说 一共n!项） 例如 sigma(x^3)=x^3y^0z^0+x^3z^0y^0+y^3x^0z^0+y^3z^0x^0+z^3x^0y^0+z^3y^0x^0=2
compare
- 基于FPGA的VHDL设计。可以比较任何类型数据的大小关系。-The VHDL-based FPGA design. Can compare the size of any relationship between the type of data.
AVR_float_oplib
- AVR浮点程序库，包含浮点数的各类操作，如两浮点数交换子程序，浮点数比较大小子程序等等。-AVR floating-point library, including various types of floating point operations, such as the exchange of two floating-point subroutine, subroutines and so the size of floating-point comparison.
test
- 比较两个数大小的源程序，使用Verilog编写，而且包含了测试代码部分，可用modelsim仿真得到波形-Comparison of two numbers the size of source, using Verilog write, but also contains some test code that can be used to be waveform simulation modelsim
MSP430f169Comparator
- MSP430f1**系列，内部比较器的事例，通过与管脚相接的LED来观察被测电压与某一电压的大小-MSP430f1** series, the internal comparator of the examples, with the pin connecting the LED to observe the measured voltage with a voltage of the size of the
ALU
- 实现加减乘除与或非和大小比较功能的ALU模块-Math and the non-realization of more functions and size of the module ALU
compare
- 基于ISE的FPGA应用，用来比较两个输入的大小，并对应输出两个值。-A application of comparing two inputs based on ISE.
red-and-green
- 红绿灯代码，根据两条交叉路绿灯时测得的流量，比较大小后实时改变红绿灯时间，最多增减20秒。-Traffic light code, when the green light under the two measured cross-road traffic, more traffic lights to change the size of the time immediately after the maximum change in 20 seconds.
Sources
- 本工程为AW60的A/D模块编程实例 (1)本实例利用PTB.0所连接的电位器来模拟数据采集，调节电位器可获得不同的采样值 (2)此转换程序包含了中值滤波和平均值滤波的复合滤波方式 (3)本程序中的中值滤波就是对3次采样值比较大小，取中间的一个 (4)平均值滤波就是N个采样值求平均 (5)使用SCI和PC机通信-This works for AW60 the A/D module programming examples (1) This example PTB.0
比较器1
- 实现两个数字的比较大小，包括顶层文件和源文件以及测试文件。(To achieve the size of the two figures.)