搜索资源列表
32kPWM
- 用于凌阳单片机SPCE061A上的波形产生算法，生成32KPWM波，可以用于载波输出。 用于凌阳单片机SPCE061A上的波形产生算法，生成32KPWM波，可以用于载波输出。-SCM SPCE061A Sunplus for the waveform generation algorithms, generating 32KPWM wave, the output can be used for carrier. For Sunplus SCM SPCE061A the waveform g
arm_fft
- 基于ARM7内核的ADS1.2的fft算法库，用于波形分析，局部经过了代码优化
pwm_dri.利用PIC单片机产生PWM波形调整风扇转速
- 温控程序，利用PIC单片机产生PWM波形调整风扇转速，采用了PID算法，能较好的实现温控功能，温度能稳定在预设点，也可以由主机端串口实现温度设定，带Proteus仿真 ，对初学PIC单片机者有一定帮助,temperature controll system,controll signal is PWM generated by PIC MCU,the system work well,this program is helpfull for new designer off PIC MCU
YM12864R.rar
- 12864液晶显示波形程序,包括各种插值算法,只要更改一下管脚定义即可使用,方便快捷!希望对大家有用,12864 LCD waveform procedures, including a variety of interpolation algorithms, as long as the changes to the definition of what pin to use, convenient and quick! Want to be useful to everyone
iir
- 一个关于数字信号处理中IIR算法的c语言源程序，可以通过在TI公司的CCS软件中硬件仿真或软件仿真产生波形-An IIR digital signal processing algorithm in c language source code is available through the TI' s CCS software or hardware simulation software simulation waveforms generated
8051
- 8051实现直流电机PMW调速系统 本文所述的直流电机闭环调速系统是以低价位的单片微机8051为核心的，而通过单片机来实现电机调整又有多种途径，相对于其他用硬件或者硬件与软件相结合的方法实现对电机进行调整，采用PWM软件方法来实现的调速过程具有更大的灵活性和更低的成本，它能够充分发挥单片机的效能，对于简易速度控制系统的实现提供了一种有效的途径。而在软件方面，采用PLD算法来确定闭环控制的补偿量也是由数字电路组成的直流电机闭环调速系统所不能及的。曾经也试过用单片机直接产生PWM波形，但其最终效
CORDIC
- CORDIC算法要求：CORDIC算法的代码，写成一个模块，有输入输出、原理、步骤、结果，有仿真波形 -CORDIC algorithm requires: CORDIC algorithm code, written in a module, there are input and output, principles, procedures, results, a simulation waveform
SIN_SIGNAL
- 使用Excel做得一个表格,用于产生sin波形的数据,一般用于DSP算法测试,嵌入式液晶显示屏画图.-Use Excel to do a table for the production of sin waveform data, the general test for DSP algorithms, embedded LCD screen drawing.
ffskdemod
- 用于FFSK解码算法的模拟实现。通过对接收模拟波形的数字滤波处理，而后实现FFSK解码。-FFSK decoding algorithm for the simulation. Through the simulation waveform to receive digital filter processing, and then the realization of FFSK decoding.
CordicNCO
- 基于CORDIC算法的，数字控制振荡器的设计。带测试程序，输入一个振荡频率，输出SIN和COS的波形！-Based on the CORDIC algorithm, the digital controlled oscillator design. With test procedures, enter a oscillation frequency, the output waveform SIN and COS!
FFT
- 一个用于数字信号处理的FFT算法的源程序，里面可以进行256点的FFT运算，通过在CCS（code composor studio）可以产生正弦波和FFT运算后的波形-One for digital signal processing of the source of the FFT algorithm, which can be 256 point FFT computation, through the CCS (code composor studio) can generate sine
Fir
- 一个关于数字信号处理中FIR算法的c语言源程序，可以通过在TI公司的CCS软件中硬件仿真或软件仿真产生波形-On digital signal processing algorithm in the FIR of the c language source code is available through the TI' s CCS software or hardware simulation software simulation waveforms generated
clock
- FPGA的时钟算法 完整运行文件 通过Xilinx8.2的环境 波形仿真来实现时钟计数-FPGA clock algorithm to run it through a full environmental Xilinx8.2 simulation waveform to achieve the clock count
fft
- 是全国电子设计大赛的经典，FFT算法,是一个很好的处理波形的程序-Electronic Design Competition is the classic, FFT algorithm, is a very good procedures to deal with wave
spwm6
- 这是个SPWM的六路输出程序，采用的是规则对称算法，虽然改变了占空比，但波形不对。现对程序的几点说明如何，其中K的初值，我设置的是1，因为我采用的是下益中断，这样的话程序在发生第一次中断之前已经进行了两次跳变（两次和比较寄存器匹配）。这个程序输出的波形通过低通滤波器之后出来的不是个正玄波，希望高手们能给分析一下，以下是我的邮箱liuhao511zz@sina.com.cn-spwm
verilog
- Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间
interface
- 采用Cyclone EP1C3，VHDL程序算法实现了信号波形的实时采样并回放，同时能测量时域信号的频率，通过与MCU的8位并行接口，进行相互通信。-Using Cyclone EP1C3, VHDL program algorithm of the signal waveform of real-time sampling and playback at the same time capable of measuring the frequency of the signal in time
Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a
- 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础 上，采用超高速
SG_FPGA
- 2006年电子设计竞赛二等奖，多功能函数、信号发生器核心器件FPGA内部的原理图，主要模块用VHDL代码描述，包括PLL、相位累加器、波形算法和正弦波查找表，可实现0.005Hz~20MHz的多波形信号产生，频率步进值0.005，输出接100MSPS速率的DAC--AD9762-Electronic Design Competition 2006, second prize, multi-function signal generator within the core of the devic
超声检测数据叠加算法
- 将超声检测所得波形取正端波形，移位叠加两组数据，观察叠加后缺陷的变化