搜索资源列表
FIR_beh
- FIR滤波器的行为级VHDL源代码，可以任意修改滤波器级数，滤波器系数的精度为16比特。-FIR filter behavioral VHDL source code, which could be amended filter series. The filter coefficients for the 16-bit accuracy.
CCS2.20Fir
- ccs中产生正弦和余弦相加的混合，使用fir滤波得到低频的正弦。滤波器系数由matlab计算。有文档-ccs generated sine and cosine mixed together, the use of low-frequency filtering fir Sine. Filter coefficients calculated by Matlab. Documented
firshuzilvboqi
- :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。 -: This paper presents FPGA-based FIR digital filter design and
cic_intp_64_four
- 4阶CIC内插滤波器，内插系数64，Verilog版本，数字下变频-4-order interpolating CIC filter interpolation factor of 64, Verilog version of the digital down-conversion
fir_dec3
- FIR抽取滤波器，抽取系数3，Verilog版本，数字下变频-FIR decimation filter, extraction coefficient of 3, Verilog version of the digital down-conversion
project4
- 设计一个14阶FIR滤波器，已给出滤波器系数以及验证程序-A 14-stage FIR filter design, has given the filter coefficients and the validation process
amplres
- function [A,w,type,tao]=amplres(h) 《数字信号处理教程——MATLAB释义与实现》子程序 给定FIR滤波器系数求滤波器符幅特性-function [A, w, type, tao] = amplres (h) " digital signal processing tutorial- MATLAB Interpretation and Implementation" procedure FIR filter coefficien
digital-quadrature-down-converter
- 基于FPGA的数字正交下变频器设计,在ALTERA的DE2开发板上设计一个多相滤波结构数字正交变换器。其中多相滤波模块是最关键模块，该模块将64阶滤波器的系数分成奇偶两路，并通过VHDL常数的方式存储在模块内部。这些常数是通过在MATLAB中调用FDATool，根据滤波器的参数要求来生成的。这些浮点格式的滤波器系数还需要在MATLAB中计算成二进制补码的形式，才可以存储在模块中。-FPGA-based digital quadrature down-converter design, ALTER
86verilog
- 以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结构的 IIR 数字滤波器的误差满足设计要求- W ith t
3.4.2-IIR_filter
- 这是我们学校的DSP实验箱5502的IIR算法实验,保证可以用,功能很全,它通过MATLAB设计确定IIR滤波器系数,A/D采样,IIR运算，并能观察滤波前后的波型变化.-This is our school s DSP algorithm of IIR experimental test box 5502, to ensure that you can use, features a very full, it is determined by the MATLAB design IIR fi
3.4.1-FiR_filter
- 这是我们学校的DSP实验箱5502的FIR算法,保证可以用,功能很全,实验是通过MATLAB设计确定FIR滤波器系数,DSP 初始化,A/D采样,FIR运算，并可观察滤波前后的波型变化-This is our school s FIR DSP algorithms experimental box 5502, to ensure that you can use, features a very full, experiments designed to determine by MATLAB
VHDL_FIR
- VHDL设计的14阶FIR滤波器，根据已给出滤波器系数以及验证程序，选用Altera的EP2S60F484C3器件进行设计。-VHDL design of the 14-order FIR filter design, according to the filter coefficients as well as the verification process has been given the EP2S60F484C3 selected Altera devices.
FIR_FILTER
- FIR滤波器的verilog实现，包含testbench，以及设计文档，文档里面详细介绍了滤波器系数的求取-FIR filter verilog implementation, including testbench, and the design document, the document which details the filter coefficients to strike
DSPfir
- 这是一个综合性的仿真程序。包括：用matlab生成一个FIR滤波器，得到滤波器系数及阶数；再用C语言产生一个混合频率的数字信号，之后将生成的数据样点送入到DSP主程序进行数字滤波，DSP主程序算法用的是循环缓冲区算法，这一部分在CCS上实现。-This is a comprehensive simulation program. Comprising: generating a matlab FIR filter, to obtain the filter coefficients and or
lvboqixishu
- 1、设计一个62阶低通滤波器，采样频率为9kHz，通带截止频率为3kHz，要求阻带最小衰减50dB。 2、将滤波器系数输出到txt文本文档。 -1, the design of a 62-order low-pass filter, the sampling frequency is 9kHz, passband cutoff frequency of 3kHz, requires a minimum stopband attenuation 50dB. 2, the output
36-tap-interpolation-coefficeint
- 36阶内插值滤波器系数生成Matlab程序-A little code for generating 36-tap-interpolation-coefficient.
fir_ex
- 设计一个 14 阶 FIR 滤波器，已经给出了滤波器系数以及验证程序，选用Altera 的 EP2S60F484C3 器件-Design of a 14-order FIR filter, the filter coefficients have been given and the verification process, the choice of Altera s devices EP2S60F484C3
firfilterPfpga
- FIR滤波器的仿真，使用ISE软件verilog语言。其中滤波器系数为matlab产生的.coe文件，并产生testbench文件进行仿真。-FIR filter verilog coe testbench
滤波器实验报告
- 设计一个 1MHz 的 FIR 低通滤波器。 要求： ① 时钟信号频率 16MHz; ② 输入信号位宽 8bits，符号速率 16MHz ③ 要求在 Matlab 软件中进行 FIR 滤波器浮点和定点仿真，并确定 FIR 滤波器抽头系数 ④ 写出测试仿真程序。(Design a 1MHz FIR low pass filter. Requirements: (1) clock signal frequency 16MHz; (2) input signal bit width
BPSK
- 先用Matlab理论仿真，得出滤波器系数。再用Verilog语言在ISE环境下编写程序，通过Modelsim和ChipScope进行波形仿真和引号抓取，从而提高调试的效率。通过手机发送指令来控制上下变频器的参数。(Firstly, the filter coefficients are obtained by simulation with the theory of matlab. Then the program is written in Verilog language under IS