搜索资源列表
CRC1632
- 本代码为查表法CRC16和CRC32校验的表生成和校验程序。使用此代码可以任意多项式生成CRC16和CRC32的程序。另有文件实现CRC16和CRC32的校验。 使用生成的表格，即可以在嵌入式中实现RAM和ROM区的校验。源程序在MSP430上实现，现整理成通用C版本。-the code look-up table method CYXLIC REDUNDANCY CRC checksum and the table generation and checking procedures. U
crc
- 生成多项式的最高位必须是1。例如：CRC-CCITT标准的16位生成多项式：g（x）= x16+x12+x1+1；阶数r = 16 即：0x11021.最高位通常为1。
vhdl
- 伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。
m_vhdl
- 伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）-m sequence vhdl
CRC_16
- CRC-16循环冗余校验码，生成多项式为0xC005,调试软件是KEIL3-CRC-16 cyclic redundancy check code to generate the polynomial for the 0xC005, debugging software is KEIL3
m_vhdl
- 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。-Design a pseudo-random sequence generator, using the generating polynomial 1+ X ^ 3+ X ^ 7. Requires a RESET terminal end and two control registers to adjust the initial valu
crc
- CRC校验原理 1、循环校验码（CRC码）：是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。 2、生成CRC码的基本原理：任意一个由二进制位串组成的代码都可以和一个系数仅为‘0’和‘1’取值的多项式一一对应。例如：-Principle 1 CRC checksum, cyclic checksum (CRC code): is the data communications of the most commonly used error checki
CRC
- CRC编码解码C++程序，可以选择译码方式有五种国际标准的生成多项式，也可自由更改-CRC encoding and decoding C++ program, you can select the decoding mode there are five international standard generator polynomial can also be free to change the
gen_crc
- 任意位宽，任意多项式，并行CRC生成verilog代码脚本-CRC verilog gen scr ipt, for any width of data input
CRC.C
- 下面以最常用的CRC-16为例来说明其生成过程。 CRC-16码由两个字节构成，在开始时CRC寄存器的每一位都预置为1，然后把CRC寄存器与8-bit的数据进行异或(异或：二进制运算 相同为0，不同为1；0^0=0 0^1=1 1^0=1 1^1=0)， 之后对CRC寄存器从高到低进行移位，在最高位（MSB）的位置补零，而最低位（LSB，移位后已经被移出CRC寄存器）如果为1，则把寄存器与预定义的多项式码进行异或，否则如果LSB为零，则无需进行异或。重复上述的由高至低的移位8
jiaozhi
- 搜寻最短延时的交织m序列伪码，可选择m序列的长度，自动产生生成多项式-Search shortest delay interleaved pseudo-code of the m-sequence, to select the length of the m-sequences generated automatically generating polynomial
CRC16-IBM
- CRC16，16位的循环冗余校验，生成多项式为x16+x15+x2+1，一个完整的校验程序，仅供参考。-CRC16, 16-bit cyclic redundancy check generator polynomial x16+ x15+ x2+1, a complete calibration procedure for reference purposes only.
bch3
- BCH编码、译码器，支持参数化使用，从多项式生成、编码到解码，全都有。-BCH encoder decoder
CRC16_2
- 循环冗余校验CRC16代码，本例程通过查表法实现CRC16，生成多项式为0X11021-CRC16 cyclic redundancy check code, the routines to achieve CRC16 look-up table method, generating polynomial 0X11021
CRC
- CRC校验码，实现了求得3bit信息序列的CRC校验码，生成多项式取g(x)=X^3+X+1,对应的生成序列为1011.-CRC is to achieve the sequence information obtained 3bit the CRC generator polynomials take g (x) = X ^ 3+ X+ 1, corresponding to generate a sequence of 1011.
crc16_demo_20160425_512Byte
- 并行输入任意字节，两种国际标准的CRC16，循环冗余校验，生成多项式为8005或者1202两种国标，生成并行16为校验码，准确适用，亲测工程应用-Enter any byte parallel two international standard CRC16, cyclic redundancy check generator polynomial for the 8005 or 1202 two kinds GB, 16 generate parallel code verification,
CRC
- MODBUS RTU协议的仪表通信时需要进行CRC校验，单片机可以用此程序生成CRC校验码，多项式是0xA001 所用单片机为STC15系列单片机，不过CRC生成过程很简单，通用的51单片机都可以生成(MODBUS RTU protocol instrument communication needs CRC verification, SCM can use this procedure to generate CRC checksum, the polynomial is 0xA001
CRC8（0x07）校验
- 按照生成多项式X8 + X2 + X + 1校验传输数据。(The data is transmitted in accordance with the generated polynomial X8 + X2 + X + 1.)
vhdl 伪随机序列发生器
- 设计一个伪随机序列发生器，采用的生成多项式为1+X3+X7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）
15阶m序列VHDL
- 高阶m序列，VHDL语言在ISE平台完成，生成多项式f(x)=x15+x+1