CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 级联 CIC

搜索资源列表

  1. DecimationFilterDesignforDDCandImplementingItwithF

    0下载:
  2. 本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:469343
    • 提供者:roybevan
  1. hdlsrc_new

    0下载:
  2. CIC滤波器实现,级联FIR,节省资源-CIC filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5625
    • 提供者:张贼妥
  1. CIC

    0下载:
  2. 五阶CIC滤波器,用于降低数据传输速率。数字下变频技术不仅是软件无线电核心技术之一,还是中频数字化接收系统重要组成部分。数字下变频技术中广泛用到级联积分梳状滤波器(CIC滤波器)-CIC filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1430942
    • 提供者:姚琼琼
  1. shuzixiabianpin

    0下载:
  2. 数字下变频中cic滤波器,级联三级,主要功能是抽取滤波,及重要参考资料,包括数字下变频论文-Digital down conversion of cic filter, cascade three-level main function is to extract the filter, and important reference materials, including digital down conversion papers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6300856
    • 提供者:adam1988223
  1. a-new-mthod-of-cic3_decimator

    0下载:
  2. 一种CIC滤波器的实现方法,包括以下步骤:将数据信号输入一梳状滤波器组进行滤波,所述梳状滤波器组由若干梳状滤波器级联而成;将滤波后的数据信号输入一保持器;将保持器输出的数据信号经一积分器组输出,所述积分器组由若干积分器级联而成,与所述梳状滤波器组的级数相同。一种CIC滤波器,包括:梳状滤波器组,由若干梳状滤波器级联而成;积分器组,由若干积分器级联而成;保持器,串联在最后一级梳状滤波器的输出端和第一级积分器的输入端之间。-a new method of CIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1017
    • 提供者:罗辉
  1. cic5

    0下载:
  2. 5级级联CIC滤波器的VHDL程序。CIC是最简单最易实现的低通滤波器,通常CIC滤波器如果采用单级,带外衰减不够,因此需要级联使用,5级级联的CIC带外衰减能够满足大多数的设计要求。而带内的衰减可以采用补偿滤波器抵消掉绝大部分。-the code of 5-CIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:956
    • 提供者:陈建敏
  1. comp_sheji1

    0下载:
  2. CIC补偿滤波器的VHDL代码。通常单级的CIC阻带衰减不够,级联后阻带衰减满足要求,但是通带衰减又太大,补偿滤波器就是为了满足带内衰减要求而设计的。-THE code of CIC compensation filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1019
    • 提供者:陈建敏
  1. CIC-FILTER

    0下载:
  2. 有关级联积分梳状滤波器的硬件描述语言,用VHDL编写,共有五级-CIC FILTER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:822
    • 提供者:周春浩
  1. CIC

    0下载:
  2. 很好的级联积分梳妆CIC滤波器verilog 源代码,希望对大家有所帮助-Good cascade integral dressing CIC filter source code, hope to be of help for you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1864
    • 提供者:张俊
  1. CIC_filter

    0下载:
  2. 三级级联梳状滤波器(CIC)的verilog实现。顶层模块top_moduole下面包含三个子模块,积分模块integrated,抽取模块decimate和梳状滤波器模块comb,已验证可综合通过并实现CIC功能-Three-level cascade comb filter (CIC) verilog implementation.Top-level module top_moduole below contains three child module, integral module in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2119
    • 提供者:xuzigeng
搜珍网 www.dssz.com