采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,

单片机的仿真环境 用于构建虚拟实验室 轻松低成本的学习单片机的开发-SCM virtual laboratory simulation environment for building low-cost easy to learn the development of SCM

虚拟机仿真运行环境的建立。采用C++易于实现，方便大家阅读，仅供大家学习之用-Virtual Machine