搜索资源列表
7279c
- HD7279A测试程序（C语言） 闪烁指令及键盘接口测试 快速计数演示 消隐指令测试 循环左/右移测试 \"三\"字向右运动3次,再向左运动3次 -HD7279A test procedure (C language) scintillation instructions, and keyboard interface tests demonstrated rapid count refers blanking so test cycle left / shift t
single-key-adjust-clock
- 显示数据在70H-75H单元内，用六位LED共阳数码管显示，P1口输出段码数据，P3口作 扫描控制，每个LED数码管亮1MS时间再逐位循环。 定时器T0、T1溢出周期为50MS，T0为秒计数用， T1为调整时闪烁用， P3.7为调整按钮，P1口 为字符输出口，采用共阳显示管。 -display the data in the 70H-er cell, with a total of six Yang digital LED Display, P1 mouth of
anglemachine
- 《角度测量器》 用光电编码器测量角度，每个脉冲为0.72度。 测量范围：0.0～360.0度 为保证不错过脉冲，用timer1计数，在电平跳变中断里判断转动方向，尽量加快处理过程。 数据换算和数码管扫描显示在主循环中实现。 译码器用10米长5芯屏蔽线与数显器的两片74HC595连接。 MCU为12F629，使用内部4兆RC振荡和内部复位功能。 -"angle measuring device" using photoelectric encoder
intT0
- 计数器0的实验程序 intT0 取时钟电路产生计数脉冲，程序使用计数器控制，使发光二极管按照D8－D1，每隔1S灭一个的顺序循环-the experimental procedure intT0 clock circuit for counting pulses, Counter control procedures used, in accordance with LED D8-D1, every 1S order to eliminate a cycle
9.3_Pulse_Counter
- 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的Verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现 -based on V
szzsj
- 本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能，以二十四小时循环计时。 2、具有清零，调节小时，分钟的功能。 3、具有整点报时同时LED灯花样显示的功能。 -This paper describes the design of digital clock with the following characteristics : 1, with time, minutes and seconds count display function, to the 24-h
verilog1
- 基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。
use2051McuCounterControlSchCode
- 电动绕线机计数器（电路及源代码）. 简要说明 2004年12月做的小项目，40来台机，已在车间运行3年了。OK！ <电动绕线机计数控制器> 包括汇编源代码、烧录代码 开发环境：Keil 光电开关作计数 每转10个脉冲，用中断计数。 可设定停机数。 可以正反转计数 工作稳定 可快速预置4组数值 可循环在两组设定数之关来回计数（绕伺服电机最方便！） QQ:164570621
clk_scan
- 采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1：当按下启动计时按钮时，实验箱上的8个数码管数码1~8以4Hz的频率，从0到9反复不停计数，8个数码管同一时刻显示同一个数字。当按下异步清零按钮时，则8个数码管均显示为0。 电路2：当按下启动计时按钮时，8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数，即每一时刻只有一个数码管点亮。即：数码管1计数0后，数码管2计数1，以此类推，数码管8计数7后，数码管1再计数8……。当按下异步清零按钮时，则数码管1点亮，显示
div
- 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数
MCU_LED_Display_and_ProreusSimulator
- 通过KK1实现LED灯工作方式即时控制，完成LED开关控制显示功能或LED灯左循环、右循环、间隔闪烁功能, 该程序用P3.4作输入，让T0工作在方式2，计数方式，根据TL0的值的变化转入不同的循环
myshizhong
- 该程序实现一个数字钟，带调整时间功能，在调整时间时，对应的位置闪烁显示。 CLR 为清零端，该键为‘1’时，时钟显示”000000“； EN 计数使能端，该键为‘1’时，时钟停止； MODE 模式选择按钮，在4种模式下循环：正常-小时调整-分调整-秒调整。 INC 调整时间按钮，该键为‘1’时，对应位置加1；
demeXSADC.rar
- 龙丘MC9S12XS128 多功能开发板 Designed by Chiu Sir E-mail:chiusir@163.com 软件版本:V1.1 最后更新:2009年2月16日 相关信息参考下列地址： 博客： http://longqiu.21ic.org 淘宝店：http://shop36265907.taobao.com ------------------------------------ Code Warrior 4.7 Target : MC9S12XS1
LEDdemo
- Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz LED计数，根据灯亮可以读取系统循环了多少次-Code Warrior 4.6Target: MC9S12DG128BCrystal: 16.000Mhzbusclock: 8.000MHzpllclock: 16.000MHzLED count, in accordance with
demoIOC
- Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.IOC7口16位计数器。 LED计数，根据灯亮可以读取系统循环了多少次-Code Warrior 4.6Target: MC9S12DG128BCrystal: 16.000Mhzbuscl
demoATD
- --- --- Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.共四路ATD使用及显示方法。 LED计数，根据灯亮可以读取系统循环了多少次---------- Code Warrior 4.6Target: MC9S12DG128B
demoSCI
- Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.SCI口使用：提供接收/发送字符、字符串、格式化字符串。 LED计数，根据灯亮可以读取系统循环了多少次-Code Warrior 4.6Target: MC9S12DG128BCrystal
timer1_light
- 定时器T1方式1+软件计数循环定时1Sec，控制LED闪烁，加入中断函数-Timer T1 mode 1+ software timer count cycle 1Sec, control LED blinking, add interrupt function
counter_99
- Verilog实现的倒计数器，从99到1再循环，编译成功，可以直接运行，是很好的verilog语言的例子-Verilog implementation of the down counter, from 99-1 recycling, compiled successfully, you can directly run, is a good example of verilog language
程序
- 通过IIC总线协议实现TM1637数码管模块0-100循环计数功能，并设置从0开始 每加数20次，蜂鸣器响1s钟。(The function of 0-100 cycle counting of TM1637 digital tube module is realized by IIC bus protocol, and the buzzer rings 1 s every 20 additions starting from 0.)