CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 重叠

搜索资源列表

  1. Windows CE下的串口通讯类

    0下载:
  2. 串行通讯是目前计算机、通信和控制领域最基本的通信方式。在CSDN的“嵌入式开发/WINCE”社区中,经常有人提问该到哪找串口通讯类,其实这个问题我自己也问过。:)而一般的回答是给你提供一个Pocket PC 2002的SDK例子程序。但到底SDK的程序和MFC的结构有很大的不同,对于想用MFC编写通信程序的人来说也不是很便利。 另一方面,由于Windows CE是一个基于Unicode的操作系统,并且Windows CE不支持Windows下常用的串行通信重叠I/O方式(OVER
  3. 所属分类:Windows CE

    • 发布日期:2008-10-13
    • 文件大小:5655
    • 提供者:wzg
  1. stepperfourandsix

    0下载:
  2. 这个例子做的是去年全国电子电子设计大赛E题,悬挂运动控制系统(E题),我只做了画线和画圆两个部分,纯粹是玩,所以精度不是很高,终点定位精度误差差不多0.5cm左右,画圆在两个斜率无穷大区误差较大需要修正。 一开始我用的是L297+L298驱动,感觉脉冲相位控制比较麻烦,后来想到avr相对51的速度,用B口模拟脉冲,L293驱动。电机我用的是两个42BYG四相八拍六线步进电机,资料很好找。 这个试验做起来可能有点麻烦,比赛的时候需要特定的板子,就象附件E题里所示,注意电机转动的时候
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:187898
    • 提供者:xuepeng
  1. 8051_2_Timer

    0下载:
  2. 8051单片机内部定时器的重叠使用。在某些情况下,两个定时器在程序中都投入使用,由于定时时间长(如1min以上或更长),使两个定时器定时出现重叠时间,即t0定时还未完成,t1也进入定时。如果在软件上处理不好两个定时器间的关系,程序就不可能正常执行下去。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:191999
    • 提供者:DuZhiYong
  1. periodogram

    0下载:
  2. 平均周期图法 重叠和不重叠分段 功率谱估计
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:871
    • 提供者:xuyan
  1. DSP

    0下载:
  2. 基于双线性变换法的IIR滤波器范例 该滤波器为低通原型 可根据需要自行转换成高通 带通 以及重叠累加和重叠保留的例子
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1891
    • 提供者:yang rui
  1. VGA.rar

    1下载:
  2. VGA彩色信号控制器设计:用VHDL语言编写程序,重点完成三个功能: 1.棋盘格图案显示: 用三基色原理在CRT显示器上显示由横竖八彩条重叠构成的棋盘格图案; 2.在显示器上依次显示0~9十个数字: 每个数字不同颜色,每个显示大约0.4秒,循环显示; 3.显示动画效果: 将静态图像以高频率显示,造成动画效果,最终动态显示OVER结束。,VGA color signal controller design: using VHDL programming language, focusi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:185932
    • 提供者:刘峰
  1. add_save

    0下载:
  2. 重叠保留法函数,用于数字信号处理中处理离散信号-Retain the law overlap function, for digital signal processing to deal with discrete signals
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:64874
    • 提供者:chen
  1. ColorednoisebasedontheDSP

    0下载:
  2. 文章提出了基于多带语减法改进的增强系统,并在TI会司的浮点处理器TMS320C6713上实现。改进的多带语减法将信号频语非线性的分成4个互不重叠的频带, 每个频带分别做不同系数的语减运算, 因此能很好的滤除有色噪声。工程实现证明此设计能有效的抑制色噪声和音乐噪声, 即便在低信嗓比环境也能有较好增强效果.-In this paper, a language based on multi-band subtraction improved augmentation system, and TI wi
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:367379
    • 提供者:凝雪
  1. Overlapchongdiebaoliu

    0下载:
  2. 数字信号处理中卷积运算中的重叠保留法,可以很好地进行信号的卷积运算-Digital Signal Processing convolution operation of overlapping reservation law, can be a good signal to the convolution operation
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:57095
    • 提供者:李娜
  1. pipeline

    0下载:
  2. 用Quartus II 设计的3级流水CPU,指令采用二次重叠执行方式-Quartus II design with three-stage pipeline CPU, instruction execution overlaps with the second time
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-11
    • 文件大小:3029212
    • 提供者:kevin
  1. zhuantaiji

    0下载:
  2. 简单的状态机设计,功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能,有限状态机共提供8个状态(包括初始状态IDLE)。-Simple state machine design, function is to detect a 5-bit binary sequence " 10010." Taking into account the possibility of overlapping sequences, finite state machines prov
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:538
    • 提供者:cherry
  1. happy5

    0下载:
  2. 数码管小游戏,让SSD的各个段连续地按照顺时针方向转动,两段重叠片刻-game for ssd: ssd lit up in clockwise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:255259
    • 提供者:汤日方
  1. DSP

    0下载:
  2. 独立编写程序实现基于重叠保留法的圆周卷积-Independent programming based on Overlapping circular convolution
  3. 所属分类:DSP program

    • 发布日期:2017-05-06
    • 文件大小:1245984
    • 提供者:weiyaming
  1. Dsiggnal_proci

    0下载:
  2. 数字信号处理一种基于matlab 文件内容/conv(卷积部分)dupconv重叠保留法freqcirconv频域圆周卷积freqconv频域卷积timecirconv时域圆周卷积timeconv时域域卷积积/fft(频域分析部分)d2fft基2FFTdft DFT最简化程序源码dtftDTFT演示/fir(fir滤波器设计)fir 的到fir滤波器hngetwindow 的到fir滤波器窗函数wn -Digital signal processing matlab file content
  3. 所属分类:DSP program

    • 发布日期:2017-03-29
    • 文件大小:37750
    • 提供者:反弹
  1. sequence_detector(6-state)

    0下载:
  2. 将《Verilog数字系统设计教程》(夏宇闻)一书中第15章的源代码进行了改进,由原来的8状态精简到6状态,同样可以实现要求的功能,对于重叠出现的特定序列也可以检测到。(The source code of Chapter 15 of the Verilog Digital System Design Tutorial (Xia Yuwen) has been improved from the original 8 state to the 6 state, and the required
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:1024
    • 提供者:digital_wang
搜珍网 www.dssz.com