搜索资源列表
ARM的bootloader代码
- ：本文首先描述了开放源码的嵌入式硬件仿真环境SkyEye的总体架构，然后对SkyEye模拟器的LCD及TouchScreen模拟模块的设计、实现与验证过程进行了深入的阐述，并且分析比较了LCD模拟的不同实现方式。开源嵌入式GUI系统－MiniGUI和Linux操作系统在SkyEye模拟器上的成功运行说明了SkyEye模拟器的LCD及TouchScreen模拟模块的设计实现是正确和可靠的。-: This paper first describes the open source embedded
AT24C系列EEPROM驱动程序
- IIC的EEPROM AT24C系列的操作源码,C语言实现,经典程序,可直接作为模块文件调用,已验证.-IIC EEPROM AT24C series of operational source code, C language, classical procedures, as modules can directly document called proven.
serial
- -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 --制器，10个bit是1位起始位，8个数据位，1个结束 --位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 --现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时
FIFO
- 一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证-A source prepared by VHDL FIFO (FIFO) buffer module. Can verify FIFO simulation
SPI
- SPI总线通信模块，经测试验证通过的源码-SPI vhdl source code
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步. 程
uart
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于
5B6B-codec
- verilog hdl实现5B6B编译码（光纤通信线路码型），包含了时钟发生器模块 ，信号源模块 ，编码模块 ，译码模块， 和检错模块，并通过modesim仿真验证。-verilog hdl achieve 5B6B encoding and decoding (code-based fiber-optic communication lines), contains a clock generator module, signal source modules, code modules, d
eetop[1].cn_axibusregslice
- axi总线读写通道插入一级寄存器模块verilog源码,已验证- a slave interface is simple to achieve, need to look at
VHDLRS232Slave
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
conv_encode
- 本设计是一个基于FPGA的咬尾卷积码编码器设计，要求使用verilog语言编写编码器模块，通过编译和综合，并通过matlab和modelsim仿真对比验证设计结果。-The design is an FPGA-based tail-biting convolutional code encoder design requires the use verilog language encoder module, through compilation and synthesis, and by c
GSMSendMSG
- 此源码是嵌入式系统通用的GSM短信（TEXT模式）收发模块源码。主要用途可以方便实现嵌入式设备通过GSM模块远程遥控或者传输数据的功能。此模块已经经过验证，方便移植，可靠性强。使用者请注明出处。-This source is an embedded system universal GSM SMS (TEXT mode) transceiver module source. The main purpose embedded devices can be easily achieved thro
WiFitest
- atk_rm04无线模块源码,经过验证可以实现STA&ap模式工作。-Atk_rm04 wireless module source code
3、程序
- 该设计由STC15F2K61S2芯片作为系统的控制核心，外部扩展12864显示屏、矩阵键盘、GSM模块、蜂鸣器、直流继电器和电控锁等器件。该系统可以大大节省快递员的工作时间，还可以方便取件人取件。快递员首先要输入工作编码，验证正确后输入收件人手机号，此时系统产生验证码并打开箱门。当快递柜箱门关闭后会自动向收件人发送短信告知取件验证码，取件人通过输入正确的验证码可以取件。这样大大节省了快递员打电话或发短信通知取件的时间，提高了快递员的工作效率，减轻了工作压力，而取件人也不需要为了取快递而专门等待很