CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - ;建模

搜索资源列表

  1. robot-controller-design

    1下载:
  2. 非常全面的自平衡小车制作全套资料,包括硬件PCB,软件源代码,上位机软件代码,器件DATASHEET 等。 建模、控制算法及PD调节的取值参考: http://www.mathworks.com/matlabcentral/fileexchange/19147-nxtway-gs-self-balancing-two-wheeled-robot-controller-design 硬件及软件参考如下网站资料; http://www.circuitcellar.c
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:1511970
    • 提供者:kerrhu
  1. Example-4-16

    0下载:
  2. 串并转换建模 数据流串并转换的实现方法多种多样,根据数据的排序和数量的要求,可以选用移位寄存器、RAM等来实现。对于数据量比较小的设计来说,可以使用移位寄存器完成串并转换;对于排列顺序有规定的串并转换,可以用case语句判断实现;对于复杂的串并转换,还可以用状态机实现-Modeling serial data stream and convert the realization of string and convert many ways, sort and quantity of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:17909
    • 提供者:林立
  1. SimpleScalar

    0下载:
  2. SimpleScalar模拟器内核分析及应用 关键词:性能模拟;计算机系统建模;计算机体系结构-Kernel analysis and application of Simplescalar simulator mpleScalar is a kind of computer system simulation and modeling tool which that has been used widely in the computer archit
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-07
    • 文件大小:332993
    • 提供者:刘全
  1. Self-Balancing-Robot

    0下载:
  2. 建模、控制算法及PD调节的取值,可以用来改成遥控输入,比例遥控可以用AD采样口实现,但需要增加滤波;车轮速度我进行了低通滤波,否则可能会发抖;-Modeling, control algorithm and PD adjustment values ​ ​ can be used to change the remote input proportional remote control can use the AD sampling port, but the need t
  3. 所属分类:SCM

    • 发布日期:2017-11-12
    • 文件大小:1513593
    • 提供者:
  1. text9

    0下载:
  2. 数字电路实验:计数器。使用小规模集成器件设计计数器的;使用中规模集成器件设计计数器的;Verilog HDL对计数器的建模-Digital circuit experiment: Counter. The use of small-scale integrated device design counter Use medium-scale integrated devices designed to counter Verilog HDL modeling counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:634263
    • 提供者:Toby
  1. if_single

    0下载:
  2. 所以从语法上讲,多if语句(if... if… if…)可以建模具有优先级的条件判断结构;而单if语句(if...else if…else if…)和case语句可用于建模不带优先级的条件判断。但是随着综合工具优化能力的不断增强,新型的综合工具大多时候会自动优化掉优先级结构,以减少芯片面积,提高时序性能。另外,条件结构的综合结果是否带有优先级不但取决于综合工具的类型和版本,还和目标器件或目标库有直接关系-Therefore, grammatically, and more if statemen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:300742
    • 提供者:一哥
搜珍网 www.dssz.com