搜索资源列表
mips-uart-16550
- MIPS架构下串口API函数集合,包括getchar\\putchar\\scanf\\printf-MIPS architecture Serial API function set, including getchar \\ putchar \\ Scanf \\ printf
DebugUART
- 16550 uart debug interface.-16550 debug interface.
uart16550_latest[1].tar
- 开源UART IP核16550，该IP核兼容16550 UART，具有Modem功能，完全可编程的串行接口具有可设置的字符长度、奇偶校验、停止位以及波特率生成器。-Open-source UART IP core 16550, the IP core is compatible with 16550 UART, with Modem function, fully programmable serial interface can be set up with a character lengt
uart16550
- Implementation of the UART 16550 model with verilog langugue
uart
- 一个串口程序uart，采用2/4倍频采样，符合16550规范。- Serial port procedure uart, uses 2/4 frequency multiplication sampling, conforms to 16550 standards.
verilog
- 这是一个uart串口实现16550的实现，代码已测试过了。-This is a 16550 uart serial port, the code has been tested before.
a_vhd_16550_uart
- 兼容16550 uart，使用fpga实现，支持多平台-Compatible with 16550 uart, use fpga implementation, multi-platform support
uart16750_latest.tar
- Implements a synthesizable 16550/16750 UART core.
a_vhd_16550_uart_latest.tar
- 串口程序，基于16550内核，有不同的版本，比较齐全。-the UART program，based on 16550 core，have several versions。
wb_uart_latest.tar
- 实现一个一16750/16550 UART。该UART内核是完全基于另一个OpenCores的项目：UART_16750塞巴斯蒂安维特。 请找到有关于UART内核的文档。 该接口是现在有8位Wishbone总线兼容。 随着GHDL模拟器只需运行： ./ghdl_uart.bat 使用任何其他模拟器，开始模拟以下perl脚本必须运行之前： uart_test_stim.pl> FILENAME.TXT 其中，FILENAME.TXT是通用的“stim_
a_vhd_16550_uart
- Using the UART core is the similar to using the standard 16550 UART, expect that the FIFO’s are always enabled, and there is no sticky parity.
uart16550_latest.tar
- UART16550是16550兼容的UART核心（主要）。 总线接口是WISHBONE SoC总线启。B. 所有功能的标准选择16550 UART：FIFO的基础操作，要求和其他中断。 数据表可以下载从CVS树随着源代码-uart16550 is a 16550 compatible (mostly) UART core. The bus interface is WISHBONE SoC bus Rev. B. Features all the standa