搜索资源列表
8b10b_encdec.rar
- 8b10b转换编码、解码verilog源代码,8b10b transcoding, decoding verilog source code
8b10b编解码
- 8b10b编解码，aurora协议，遵照xilinx官网文档-8b10b encoder and decoder, aurora protocol
8b10b
- 如题,原始8B10B编码，仿真通过。真麻烦，要说那么多废话-as title
encode_8bl0b
- 8b10b的verilog编码程序，已经验证过没有问题，效果比以前的要好-8b10b the verilog coding process has been proven there is no problem, the effect is better than before
8B10B编码
- 8B10B编码的verilog源代码，已经通过仿真验证
8B10B
- 基于VHDL的双校验位8B10B编码系统的设计，对于学习VHDL语言有一定的帮助-VHDL-based dual-parity bit 8B10B coding system for learning VHDL, there is some help
8b10bverilog
- 基于verilogHDL语言的8b10通信变换。-verilog 8b10b
xapp336_8b10b
- 8b10b reference design
xapp391_8b10b
- 8b10b design reference
Project
- 熟悉Altera IP的产生和实现方法定制一个8B10B编码器- 8B10B codeer
8B10
- 8b10b encoding,8b10b xilinx library pdf document
Altera_IP_verilog
- Altera IP的产生与实现。定制一个8B10B编码器，采用verilog语言建立仿真模型，并验证。-Altera IP generation and implementation. Customize a 8B10B encoder, using verilog language, a simulation model, and verify.
8b10b_encdec
- 8b10b编码模块的设计，用vhdl语言仿真-8b10b coding module design, simulation using vhdl language
8b10b_dec
- vhdl语言编写，8b10b解码器模块设计-vhdl language, 8b10b Decoder Module
8b10b_enc
- vhdl语言编写，8b10b解码器模块设计-vhdl language, 8b10b Decoder Module
encoder-8b10b
- 可以实现8b10b编码，verilog源程序，经过测试-8b10b Encoder
decoder-8b10b
- 可实现8b10b解码的verilog程序，经过测试-8b10b decoder，verilog
8b10b
- 8b10b编解码，用于光通信和千兆以太网，verilog编写，已验证-8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified
8B10B
- 以太网PHY层中的组成部分 8B10B编码器-Part of the Ethernet PHY layer in 8B10B encoder
8b10b
- ALERA fpga 8B10B转换源码，用于实现8B转10B，10B转8B功能。(ALTERA fpga 8B10B conversion source, used to achieve 8B to 10B, 10B to 8B function)