CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - API时钟

搜索资源列表

  1. MSP430_PWM_API

    0下载:
  2. MSP430时钟TA实现PWM输出,API函数,不用再记寄存器-MSP430 PWM output clock TA implementation, API functions, no need to remember register
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:3481
    • 提供者:水果糖
  1. 44b0hardwaretest

    0下载:
  2. 基于三星44b0的测试程序,ADC,定时器,CHACHE,NAND,RTC实时时钟DMA.....通过此程序,我们可以加深对44b0硬件的了解,同时,修改该程序包中的api函数,我们就能把该程序分解成若干的小应用程序.-Samsung 44b0-based testing procedures, ADC, timers, CHACHE, NAND, RTC Real Time Clock DMA. . . . . With this procedure, we can deepen their
  3. 所属分类:Embeded Linux

    • 发布日期:2017-05-12
    • 文件大小:2921126
    • 提供者:李焕东
  1. MSP430_clockset

    0下载:
  2. msp430的时钟设定API程序,包括XT2的开关,DCO的设定和MCLK及SMCLK的时钟源选择,从此不用记寄存器 void XT2_on() void XT2_off() void DCOset(BYTE freq) //1,2,4,8,10,12,14,15,16,20,32 void Msource(char source) //enum:ACLK,XT2,DCO void SMsource(char source) //enum:XT2,DCO-msp430‘s
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:1626
    • 提供者:水果糖
  1. EDMA-API

    0下载:
  2. 关于DSP的EDNA使用寄存器和相关API函数的总结资料,EDMA是在DMA上发展起来的一种传输方式,它拥有DMA传输的全部特性,除了具有DMA后台操作(即不占用CPU的时钟),高吞吐率等特点外,EDMA比DMA通道的功能 更加强大-EDNA on the use of registers and DSP-API functions related to the summary information, EDMA is developed on a DMA transfer method,
  3. 所属分类:DSP program

    • 发布日期:2017-03-27
    • 文件大小:82188
    • 提供者:zwx
  1. 284426099

    0下载:
  2. 一个数字时钟,C代码编写的win32 API程序-A digital clock, C code written in win32 API program
  3. 所属分类:SCM

    • 发布日期:2017-05-17
    • 文件大小:4871123
    • 提供者:Zfeng
  1. 500022-E-10_Basic

    0下载:
  2. 本文档介绍了时钟、 CSV、待机模式、wild寄存器、中断和外部中断的 API。-***************************************************************************** MB95200 Series I/O register declaration file V01L02 ALL RIGHTS RESERVED, COPYRIGHT (C) FUJITSU MICROELECTRONICS LIMITED 2008
  3. 所属分类:SCM

    • 发布日期:2017-11-30
    • 文件大小:567667
    • 提供者:Shijie
  1. fir25

    0下载:
  2. 用VDHL写的25阶对称FIR滤波器,在塞克隆3FPGA下验证没有问题(AD采样时钟50Mhz,这个对硬件设计有点要求),里面调用官方乘法器API,要节省资源可以采用CSD编码转换乘法器,可以减少一半以上的资源-VDHL written by a 25th order symmetric FIR filter in Seke Long 3FPGA under verify that no problem (AD sampling clock 50Mhz, this design is a bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1237
    • 提供者:wangjin
搜珍网 www.dssz.com