CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - CIC抽取

搜索资源列表

  1. cic

    0下载:
  2. verilog码写的CIC滤波器的程序,包括4倍抽取CIC滤波器和内插的CIC滤波器两个
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:22698
    • 提供者:桃子
  1. cic_4_dec

    0下载:
  2. 实现4倍抽取的CIC抽取滤波器模块的Verilog实现,在对数据进行抽取之前,首先进行滤波
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:819
    • 提供者:楚鹤
  1. CIC_deci4.rar

    0下载:
  2. cic抽取滤波器ip核,用于射频采样数字下变频模块的核心数字信号处理部分.此ip核已经过ise10.2验证,CIC decimation by 4 filter,used in Direct RF sampling of GPS signal. the core dsp block in a frondend design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:31545
    • 提供者:mimidabuda
  1. CIC_DEC

    0下载:
  2. CIC抽取滤波器设计,CIC滤波器采用5阶8倍抽取。-CIC decimation filter design, CIC filter order of 8 times 5 samples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1098
    • 提供者:42200306
  1. cic_dec_8_three

    0下载:
  2. 8位三级CIC抽取滤波器,VHDL语言版~-8 three-CIC decimation filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:881
    • 提供者:文强
  1. CIC6_fir_comp_mlab

    1下载:
  2. CIC补偿滤波器设计,CIC滤波器采用5阶6倍抽取设计。-CIC compensation filter design, CIC filter 5 samples 6 times the design stage.
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:2067
    • 提供者:42200306
  1. CIC8_fir_comp_mlab

    0下载:
  2. CIC抽取补偿滤波器设计,CIC滤波器采用5阶8倍抽取。-CIC compensation filter design samples, CIC filter order of 8 times 5 samples.
  3. 所属分类:DSP program

    • 发布日期:2017-03-31
    • 文件大小:2077
    • 提供者:42200306
  1. CIC4_fir_comp_mlab

    1下载:
  2. CIC抽取补偿滤波器设计,CIC滤波器采用5阶4倍抽取。-CIC compensation filter design samples, CIC filter order 4 times using 5 samples.
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:2076
    • 提供者:42200306
  1. CIC_DEC_3

    0下载:
  2. CIC抽取滤波器设计,CIC滤波器采用5阶3倍抽取。-CIC decimation filter design, CIC filter order 3 times 5 samples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1129
    • 提供者:42200306
  1. CIC_DEC_4

    0下载:
  2. CIC抽取滤波器设计,CIC滤波器采用5阶4倍抽取。-CIC decimation filter design, CIC filter order 4 times using 5 samples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1103
    • 提供者:42200306
  1. CIC_DEC_6

    0下载:
  2. CIC抽取滤波器设计,CIC滤波器采用5阶6倍抽取。-CIC decimation filter design, CIC filter stage 6 times 5 samples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1129
    • 提供者:42200306
  1. cic_fpga

    0下载:
  2. CIC抽取滤波器的改进及其FPGA的实现.pdf-cic _fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:167003
    • 提供者:朱柏
  1. cic_dec_8_five

    0下载:
  2. CIC抽取滤波器,抽取系数8,verilog版本,用于数字下变频-CIC decimation filter, extraction coefficient of 8, verilog version, for digital down-conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:791
    • 提供者:王刚
  1. cic

    0下载:
  2. 抽取滤波的Verilog实现,经测试可用-Decimation filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:829
    • 提供者:anderson
  1. cic

    0下载:
  2. CIC积分梳状滤波器的程序、是生成五级CIC抽取器:cic3_decimator.V-CIC CIC filter program, is to generate five CIC decimator: cic3_decimator.V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:911
    • 提供者:笙箫
  1. CIC

    0下载:
  2. cic滤波器,完全通过验证,32倍抽取,4阶-cic filter, fully validated, 32-fold extract, 4 bands
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:963
    • 提供者:MySunix
  1. CIC32

    0下载:
  2. cic滤波器,没有用ip核,用vhdl语言写的32倍抽取,4阶,经过验证-cic filter, did not use ip core, the language used to write 32 times vhdl extract, 4 bands, proven
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1901
    • 提供者:孙文
  1. cicfilter

    0下载:
  2. 基于多速率信号处理原理,设计了用于下变频的CIC抽取滤波器,由于CIC滤波器结构只用到加法器和延迟器,没有乘法器,很适合用FPGA来实现-This article describes the design of a CIC filter based on the signal processing theory.Because of its structure only using the adder and the delay devices without multiplier,it is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:332046
    • 提供者:jiangtao
  1. NCO-CIC

    0下载:
  2. 是CIC滤波器的一部分,是积分部分,可以实现3倍抽取。NCO-Is part of the CIC filter is an integral part, can achieve three times the extract.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1495
    • 提供者:欧熊平
  1. CIC_Filter_Module

    2下载:
  2. 数字接收机cic抽取模块 抽取倍数可以选择 包括verilog代码 word文档 matlab仿真 testbench代码(CIC decimation module of digital receiver Extraction multiple can be selected Including Verilog code Word document Matlab simulation Testbench code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:3013632
    • 提供者:nokkk
« 12 3 »
搜珍网 www.dssz.com