CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - Clock1

搜索资源列表

  1. CLOCK1

    0下载:
  2. 单片机mCS51实现的数字时钟程序,采用的是软件译码动态显示。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1391
    • 提供者:赵杰
  1. clock1

    0下载:
  2. 51单片机6位闹钟 时分秒分别占两位
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:2357
    • 提供者:syy
  1. clock1

    0下载:
  2. 一个功能十分完备的电子时钟,包括源程序以及protues仿真设计-Complete a functional electronic clock, including the source and the simulation design protues
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-28
    • 文件大小:84950
    • 提供者:yangkunming
  1. clock1

    1下载:
  2. 多功能数字钟实现闹铃,整点报时,校时,仿广播电台报时功能-multifuntional digital clock written in verilog
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:1431
    • 提供者:sliversnake
  1. Clock_gen

    0下载:
  2. Vhdl clock generation Example source Input Clock 96Mhz Generated clock1 is Positive 300Khz clock & clock1 is Negative 300Khz clock -Vhdl clock generation Example source Input Clock 96Mhz Generated clock1 is Positive 300Khz clock & c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:862
    • 提供者:jeong
  1. clock_divider

    0下载:
  2. clock divider for fpga in verilog and vhdl it contains counter.vhd clock1.v clock_divider.doc-clock divider for fpga in verilog and vhdl it contains counter.vhd clock1.v clock_divider.doc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:8176
    • 提供者:sreejith
  1. clock1

    0下载:
  2. 基于altera的EP2C5芯片的时钟器
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:522526
    • 提供者:梁世成
  1. clock1

    0下载:
  2. Real Time Clock source code
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:2740
    • 提供者:sunder
  1. CLOCK1.ZIP

    0下载:
  2. LED Digital Clock used at89c51 microcontroller
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:127271
    • 提供者:Amjad
  1. clock1

    0下载:
  2. 时钟程序:在右上角显示时钟,背景蓝色,前景黄色,F10停止,跳出程序,F9暂停-Clock procedures: in the upper right corner show the clock, the background blue, yellow prospects, F10 to stop, jump out procedures, F9 suspended
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:1459
    • 提供者:lucy
  1. clock1

    0下载:
  2. 6位数显电子钟,采用HT-MCU C编程,每天误差小于3秒。自制用于电气定时控制,-6 digit electronic clock was used HT-MCU C programming a day, less than 3 seconds. Made for electrical timing control,
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:5564
    • 提供者:barton
  1. clock1

    0下载:
  2. 本程序用VHDL编写数字钟,具有定点报时,手动调整时间等功能,能下载到板子上显示时间。-This program written by VHDL digital clock, with a fixed broadcast, manually adjust the time and other functions, can be downloaded to display the time on the board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:435703
    • 提供者:zhangshuanglu
  1. CLOCK1

    0下载:
  2. 6位数码管显示时钟,是基于51内部定时器编写的汇编程序-six fa guang shu ma guan xian shi shi jian,shi ji yu 51 nei bu ding shi qi bian de
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:730
    • 提供者:fuling
  1. clock1

    0下载:
  2. 此为时钟发生器,可以进行即使或者什么的功能,至少我希望是这样的-This is a clock generator, or even what can be the function, at least I hope so
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:3106
    • 提供者:王明哲
  1. clock1.1

    1下载:
  2. 使用KEIL开发的5I单片机最小系统下的电子钟,通过protues仿真成功,主要功能包括万年历,闹钟,秒表-5I KEIL developed using the smallest single chip electronic system clock, by protues successful simulation, the main features include calendar, alarm clock, stopwatch
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:130978
    • 提供者:常明春
  1. clock1

    0下载:
  2. 基于单片机的钟表,有调时等功能,基于at89c51-this is a clock
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:68369
    • 提供者:niuhuakang
  1. clock1

    0下载:
  2. 51单片机数字时钟,有闹铃功能,兼有串口接收电脑时间-51 single-chip digital clock, there are alarm features, both computer serial port to receive the time
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-13
    • 文件大小:3023
    • 提供者:zdd
  1. clock1

    0下载:
  2. FPGA led时钟程序 分针时针-FPGA led clock program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1499
    • 提供者:sishen
  1. clock1

    0下载:
  2. 这个文件是利用quarters编写的基于DE0板的时钟程序,可以模拟时钟功能,整点报时,设定闹钟等-This document is written based on the use of quarters DE0 board clock program that can simulate clock function, the whole point of time, set the alarm clock, etc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:109304
    • 提供者:吴旭峰
  1. clock

    0下载:
  2. implementation of digital clock1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:2114
    • 提供者:shubh
« 12 »
搜珍网 www.dssz.com