搜索资源列表
TMS320C54x DSP 的cpu和外围设备
- 针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行了研究，给了了将乘法化为查表的DA算法，并采用这一算法设计了FIR滤波器。通过FPGA仿零点验证，证明了这一方法是可行和高效的，其实现的滤波器的性能优于用DSP和传统方法实现FIR滤波器。最后介绍整数的CSD表示和还处于研究阶段的根据FPGA实现的要求改进的最优表示。-view of the FPGA FIR filters achieve the key -- the multiplication Efficient Implem
6tapFIR.rar
- 6阶FIR+verliog+分布式算法（DA）,6 bands FIR+ Verliog+ Distributed Arithmetic (DA)
FIRde-verilog-shixian
- 有符号DA算法的FIR滤波器的Verilog实现-A symbol of the algorithm of DA FIR filters Verilog realized
16_FIR
- 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！-16-order FIR filter- this design language VERILOG HDL serial DA algorithm limited frequency response of 16-order filter!
case4
- DA算法中的使用的查找表模块，本程序先设计查找表，然后设计4*4DA算法模块，之后进行位扩展和字扩展得到32阶滤波器程序.附带4各表，和FIR滤波器序数-DA algorithm used in the lookup table module, the design of the program first look-up table, and then design 4* 4DA algorithm module, after the word-bit expansion and extens
DA_fir
- 基于分布式算法的FIR滤波器设计及FPGA实现-Distributed algorithm based on FIR filter design and FPGA realization of
verilog.DA.FIR..
- 用verilog写的16阶串行DA算法FIR滤波器-Verilog written by 16-order FIR filter serial DA algorithm
FIR
- 实时语音FIR滤波设计 通过TLC320AD50采集音频信号，然后对其进行高通（FIR）滤波，将滤波后的数据输出到TLC320AD50，经TLC320AD50的DA转换后输出。-FIR filter design real-time voice capture through TLC320AD50 audio signal, and then its high-pass (FIR) filtering, the filtered data output to the TLC320AD50,
fir_adda
- 自己编ltmsp430的fir程序，测试：将MP3耳机线拆开，有三根线，输入线接ad输入，da输出连音频功放电路再接喇叭，就知道滤波效果。-ltmsp430 involves: fir ad da
msp430
- msp430 实验代码 1,MSP430开发基础 2，键盘设计 3，数码管显示电路设计 4，液晶模块接口 5，MSP430 CRC 6，中文输入法 7，数据压缩算法 8，FIR滤波 9，FFT算法 10，波特率自动识别 11,串行存储 12；NAND flash 接口 13；A/ D，TLV2541 14；DA DAC8830 15；ADS1241 16；温度 TMP100 17；定时器 DAC
da
- FIR滤波器利用串行DA算法实现16阶的，直接可用 ，用VHDL编程-Serial DA FIR filter algorithm using 16 bands, directly available, VHDL programming
FIR
- 本程序实现了FIR滤波器，使用了全并行的分布式DA算法，附有仿真波形。-FIR filter with DA
DA-FIR
- 采用DA算法实现FIR滤波器的设计实验原理建模仿真-DA algorithm using FIR filter design principles of modeling and simulation experiments
da_fir
- DA实现FIR滤波器，8阶对称系数。滤波器输入位宽为12bit。-DA FIR filter implementation, 8 symmetric coefficients. Filter input bit width is 12bit.
DA-FIR-FPGA
- 详细介绍了分布式算法FIR的设计，对于用FPGA实现FIR的设计具有指导意义。来自华中科大。-Detailed design of a distributed algorithm FIR, FPGA implementation for the FIR design with a guide. From HUST.
DA_FIR_VERILOG
- 基于DA算法的FIR滤波器的verilog实现-DA-based FIR filter algorithm to achieve the verilog
verilog-fir
- 基于verilog的三种不同方式的fir滤波器 fir1:直接型 fir2：串行DA fir3：并行DA-Fir filter for the verilog three different ways fir1: direct type fir2 of: serial of DA fir3: parallel DA
da.fir
- ADC中滤波器的设计，给那些初学ADC的学生一个参考，老手不要笑我好-The ADC filter design, a reference to those beginner ADC students, veterans do not laugh at me
da
- distributed arithmetic based fir filter implementation by xilinx using system generator
3jiekaihuanDAFIR
- 采用开环DA的FIR滤波器，可以提高滤波器的速度，此程序为3个系数，4位输入的DA FIR滤波器的开环形式。-Open-loop DNA FIR filter, can improve the speed of the filter, the procedure for the three coefficients, open-ring form four inputs DA FIR filter.