CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - FIR滤波器设计

搜索资源列表

  1. DSP FIR滤波器

    0下载:
  2. FIR滤波器,只要为DSP课程设计提供源程序-FIR filter, as long as the courses for DSP design source
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:5184
    • 提供者:郭小珍
  1. FIR滤波器

    2下载:
  2. 1. 了解FIR滤波器的原理及使用方法。2. 了解使用Matlab语言设计FIR滤波器的方法。了解DSP对FIR滤波器的设计及编程方法。-1.familiar with FIR. 2.familiar with using matlab design FIR 3.familiar with DSP program for FIR
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:540421
    • 提供者:feng
  1. fir滤波器设计

    1下载:
  2. 详细介绍了,给予FPGA设计fir滤波器,里面有详尽的VHDL代码。
  3. 所属分类:VHDL编程

    • 发布日期:2009-04-14
    • 文件大小:1031790
    • 提供者:rewangjian
  1. DSP2812的FIR滤波程序,C语言。

    1下载:
  2. 基于DSP2812的FIR滤波器设计程序
  3. 所属分类:DSP编程

    • 发布日期:2011-04-28
    • 文件大小:145277
    • 提供者:franfli
  1. FIR

    0下载:
  2. DSP设计的FIR滤波器的源代码,含有asm和c两种程序,并且有cmd文件,可以直接使用-DSP design FIR filter source code, containing the asm and c two kinds of procedures, and there cmd file that can be used directly
  3. 所属分类:DSP program

    • 发布日期:2017-03-30
    • 文件大小:451778
    • 提供者:
  1. Lab0501-FIR

    0下载:
  2. ICETEK-VC5509-A FIR滤波器设计源代码-ICETEK-VC5509-A FIR filter design source code
  3. 所属分类:DSP program

    • 发布日期:2017-03-30
    • 文件大小:34875
    • 提供者:Niro Tsou
  1. fir

    0下载:
  2. 本设计用verilog代码实现FIR滤波器!-Verilog code of the design FIR filters to achieve!
  3. 所属分类:DSP program

    • 发布日期:2017-03-28
    • 文件大小:1229
    • 提供者:yuming
  1. FIR

    0下载:
  2. FIR滤波器设计,里面包含FIR和IIR等 应该比较全吧-FIR filter design, which contains FIR and IIR and so it should be more wide
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:217183
    • 提供者:vive
  1. wendang

    1下载:
  2. 关于数字信号处理的几篇PPT文档(IIR/FIR滤波器设计等),适合数字信号处理入门学习-Digital signal processing on several PPT files (IIR/FIR filter design, etc.), suitable for digital signal processing Introduction to learning
  3. 所属分类:DSP program

    • 发布日期:2017-03-30
    • 文件大小:697441
    • 提供者:孙川川
  1. FIR

    0下载:
  2. 基于FPGA的FIR滤波器设计思想,里面有很好的算法供大家参考-FPGA-based FIR filter design ideas, there are very good for your reference algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:628667
    • 提供者:菠萝
  1. FIR

    0下载:
  2. 线性缓冲区FIR滤波器设计,可利用MATLAB产生系数,利用CCS开发环境,调试成功!-FIR filter design for linear buffer can be generated using MATLAB coefficient, the use of CCS development environment, debugging success!
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:4619
    • 提供者:guyue
  1. DSP2812_FIR

    0下载:
  2. 基于DSP2812的FIR滤波器设计,文件中包含仿真的正弦函数文件-FIR filter based on the design of the DSP2812, the document contains the sine function simulation file
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:59529
    • 提供者:Allred
  1. fir

    1下载:
  2. 数字电路设计中的,fir滤波器设计,我做的是8位宽的,利用vhdl实现,附带了完整的代码,报告,我没有对我的信息进行删除,是希望大家能够诚实的利用这个代码,提高自身本领。-Digital circuit design, fir filter design, I am doing is 8 bits wide, using vhdl implementation, with a complete code, the report, I did not delete my information i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3323138
    • 提供者:de de
  1. fir

    0下载:
  2. FIR滤波器设计-FIR
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:424192
    • 提供者:zhongbin
  1. DSP5-FIR

    0下载:
  2. 一个PPT,关于《数字信号处理》的课件,FIR滤波器设计。-A ppt about digital signal process.
  3. 所属分类:DSP program

    • 发布日期:2017-04-09
    • 文件大小:1259341
    • 提供者:懒洋洋
  1. firlvboqi

    0下载:
  2. fir滤波器设计,是MATLAB设计的vhdl转换-VHDL fir digital filter design, MATLAB-based design of the conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2970
    • 提供者:赵童
  1. FIR-filter-vhdl

    0下载:
  2. 工程:用VHDL语言实现的FIR滤波器设计。-FIR filter using vhdl using QuartusII
  3. 所属分类:VHDL-FPGA-Verilog

  1. FIR-filter-using-fpga-design

    0下载:
  2. 基于FPGA的高阶FIR滤波器设计4有matlab设计步骤 4.3更详细 第六章量化系数实例-FIR using FPGA ,QuartusII software
  3. 所属分类:VHDL-FPGA-Verilog

  1. fir-filter-design-using-fpga-with-MAX-Plus2

    0下载:
  2. 基于FPGA的高阶FIR滤波器设计用max-plus -II软件仿真-fir filter using fpga with max-plusII
  3. 所属分类:VHDL-FPGA-Verilog

  1. FIR

    0下载:
  2. 采用加法树设计8位乘法器,具有流水线结构7阶FIR滤波器,输入序列信号字长4位表示,并且是无符号数。(An adder tree is used to design the 8 bit multiplier, which has a pipelined 7 order FIR filter. The input sequence signal is 4 bits, and it is an unsigned number.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:1024
    • 提供者:mofeizq
« 12 3 4 5 6 7 8 9 10 ... 15 »
搜珍网 www.dssz.com