CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - Language Translator

搜索资源列表

  1. mulitcpu

    0下载：
  2. 用verilog HDL语言或者VHDL语言来编写，实现多时钟周期CPU的设计。能够完成以下二十二条指定（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs,

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-05-25
    • 文件大小：8876750
    • 提供者：徐帆
搜珍网 www.dssz.com