CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - MATLAB 周期

搜索资源列表

  1. rsd1

    1下载:
  2. 单频加白噪声的随机信号分析模型,包括经典的周期图法和AR模型-Add single-frequency white noise random signal analysis model, including the classic periodogram and AR model
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-03
    • 文件大小:922
    • 提供者:huangyi
  1. LEACH

    0下载:
  2. SEP代码,帮助实现传感器网络的优化应用,延长传感器网络的生命周期。-SEP code, to help achieve the optimization of sensor network applications, to extend the life cycle of sensor networks.
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:3049
    • 提供者:危彦
  1. zhouqitu

    1下载:
  2. 利用周期图法对信号进行功率谱估计,源代码,有详细的注解,供参考-Periodogram method using the signal power spectrum estimation, source code, there are detailed notes for reference
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-27
    • 文件大小:1213
    • 提供者:wqqzh
  1. dsp

    0下载:
  2. AR过程的线性建模与功率谱估计 理解AR过程的产生机理,复习实验1估计自相关序列的方法。 2.利用估计出的自相关序列来求解信号的功率谱,即用周期图法来估计功率谱。 3.分别采用自相关法(Yule-Walker法),协方差法,Burg法,修正协方差法来估计功率谱,并与周期图法进行比较,分析性能孰优孰劣。 4.学习matlab在数字信号处理中的应用。 -Linear AR process modeling and power spectrum estimation
  3. 所属分类:DSP program

    • 发布日期:2017-03-30
    • 文件大小:69929
    • 提供者:陈述
  1. lab1_multicycle_dds

    0下载:
  2. 生成一个多周期直接信号数字合成器的Verilog代码,已在matlab中测试生成信号的频谱纯度符号要求-Generate more than one cycle of the signal direct digital synthesizer Verilog code, has been tested symbol require spectral purity of the signal generated in matlab
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3334438
    • 提供者:林森
  1. DDS

    0下载:
  2. DDS的核心是相位累加器,相位累加器有一个累加器和相位寄存器组成,它的作用是再基准时钟源的作用下进行线性累加,当产生溢出时便完成一个周期,即DDS的一个频率周期。加载Matlab 产生的波形,通过FPGA输出DDS信号-Core DDS is the phase accumulator, a phase accumulator and phase accumulator registers, its role is to carry out a linear accumulation under
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:927032
    • 提供者:wangfeng
  1. MATLAB与CCS配置及代码生成总结

    1下载:
  2. MATLAB&CCS配置及代码生成总结,通过simulink模型自动生成代码缩短研发周期(MATLAB&CCS configuration and code generation summary, through the Simulink model automatically generate code, shorten the R & D cycle)
  3. 所属分类:DSP编程

    • 发布日期:2017-12-18
    • 文件大小:3089408
    • 提供者:张老四
搜珍网 www.dssz.com