搜索资源列表
-
0下载：
这篇实验报告是关于单片机多路数据采集的，本实验由2大部分组成：1、为用EPOROM构成的心电信号发生器；2、为多路信号的微机采集与显示；第一部分实验主要研究可编程序存储器EPROM的非计算机应用。把存储在EPROM中的数字心电信号读出并通过D/A转换为模拟信号显示在示波器屏幕上。
第二部分实验的目的是研究一个数据采集系统，该系统利用ECD-51型单片机为中心，由D/A芯片等将各种低频信号以及由EPROM产生的模拟人体心电信号变换成离散的数字信号存入微机内存，以待进行数据处理和分析，然后再通过
-
-
0下载：
本设计以凌阳16位单片机SPCE061A为核心控制器件，配合Xilinx Virtex-II FPGA及Xilinx公司提供的硬件DSP高级设计工具System Generator，制作完成本数字式外差频谱分析仪。前端利用高性能A/D对被测信号进行采集，利用FPGA高速、并行的处理特点，在FPGA内部完成数字混频，数字滤波等DSP算法。
-
-
0下载：
用MSP430 launch pad制作一个简易的方波信号发生器，要求：
使用MSP430的Timer_A产生方波信号，方波信号频率范围：1KHz~10KHz
方波信号的频率由外部电压控制，电压范围为0-2V，输入电压和输出频率呈线性关系；
外部电压信号由MSP430的片内A/D采集；
外部输入电压由电位器产生；
输出信号的频率误差<10Hz；
系统上电以后默认输出方波信号1kHz。
增加按键控制功能，当S2（P1.3)按下时，通过改变外部输入电压可控制方波信
-
-
0下载：
根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波-TLC7524 output under the control of timing, the use of interface circuit, by changing the output data, the design o
-
-
0下载：
uCos在s1c33上的移植
S1C33 MCU
EPSON最新的32位微处理器系列，专用于需要高级数据处理的便捷设备。
CPU性能
核心CPU 精工EPSON32位的RISC CPU，32位内部数据处理
33MHz
105条16位固定长度的指令
16个32位多用途的寄存器
在60MHZ操作下的最小指令执行时间为16.7ns
乘法、除法和MAC指令
内存 0~128K ROM 8K RAM
片内周边电路
晶振电路 32.769K~33MHz
定
-
-
0下载：
该高频正弦信号发生器基于直接数字频率合成（DDS）和数字锁相环技术（DPLL），以微控制器（MCU）和现场可编程逻辑门阵列（FPGA）为核心，辅以必要的外围电路设计而成。系统主要由正弦信号发生、红外遥控、高速模数（A/D）－数模（D/A）转换、信号调制和后级处理等模块组成。-The high-frequency sinusoidal signal generator based on Direct Digital Synthesis (DDS) and digital PLL (DPLL), a
-
-
0下载：
EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，以减少片外干扰 还可以改善时钟的建立时间和保持时
-
-
0下载：
基于system generator 的BPSK 全数字通信机（原创论文+全部代码d-Based on the generator system. BPSK digital communication equipment (original papers+ code
-
-
0下载：
Multirate digital signal processing system which includes
sampling rate conversion. This technique is necessary for
systems with different input and output sampling rates, as the
proposed multirate device is downsampler FPGA
implementation of
-
