搜索资源列表
ARM JTAG 调试原理
- 这篇文章主要介绍ARM JTAG调试的基本原理。基本的内容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介绍，在此基础上，结合ARM7TDMI详细介绍了的JTAG调试原理。-This article introduces the ARM JTAG debugging basic tenets. The basic elements include the TAP (TEST PORT ACCESS) and BOUNDARY - SC
ARM_JTAG
- 这篇文章主要介绍ARM JTAG调试的基本原理。基本的内容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介绍，在此基础上，结合ARM7TDMI详细介绍了的JTAG调试原理。-This article introduces the ARM JTAG debugging basic tenets. The basic elements include the TAP (TEST PORT ACCESS) and BOUNDARY - SC
jtag
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
BiDirectionalCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
ControlCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
InputCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
OutputCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
96939946-f5f1-48a4-a545-6ed6520bb568
- 这篇文章主要介绍ARM JTAG调试的基本原理。基本的内容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介绍，在此基础上，结合ARM7TDMI详细介绍了的JTAG调试原理。
ARM_JTAG_Debug
- 这篇文章主要介绍ARM JTAG调试的基本原理。基本的内容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介绍，在此基础上，结合ARM7TDMI详细介绍了的JTAG调试原理。 这篇文章主要是总结了前段时间的一些心得体会，希望对想了解ARM JTAG调试的网友们有所帮助。我个人对ARM JTAG的理解还不是很透彻，在文章中，难免会有偏失和不准确的地方，希望精通JTAG调试原理的大侠们不要拍砖，有什么问题提出来，我一定尽力纠正。同时也欢
BikeC52.rar
- 基于AT89C52，LCD1602的自行车里程表（可显示瞬时速度与平均踏频！,Based on AT89C52, LCD1602 bicycle odometer (shows the instantaneous speed and average frequency Tap!
dds.rar
- 这是用ALTERA里的DSP BUILDER里做的DDS模块，可以在EP1C20400里下载并通过SIGNAL TAP进行在线测试。,It is used inside the DSP BUILDER where ALTERA do DDS module, you can download a EP1C20400 through SIGNAL TAP-line testing.
hilbert_transformer.tar
- hilbert 变换的vhdl源代码，来源于网上，本人也做过简单的8抽头的，但这个的算法还没搞懂，希望懂行的下载了研究一下，给个中文的简单的说明！-hilbert transform VHDL source code from the Internet, I have been a simple 8-tap, but even before they get to know this algorithm, I hope knowledgeable downloaded to look for a
FSCQ1565RP
- FSCQ1565RP J TAG驱动算法是MCU 以J TAG模式配置FPGA 的关 键。算法调用SVF 配置文件,解释其中的语法规范,生成严 格的TAP 总线时序,驱动MCU 的通用I/ O 管脚来完成对 FPGA 的配置。其中TAP 时序是算法设计和实现调试的一 个主要方面,时序关系[ 2 ]如图3 所示。-FSCQ1565RPJ TAG-driven algorithm is MCU to configure the FPGA model J TAG key. Algo
led
- 跑马灯 这篇文章主要介绍ARM JTAG调试的基本原理。基本的内容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介绍，在此基础上，结合ARM7TDMI详细介绍了的JTAG调试原理。 [一个跑马灯程序.rar] - 一个s3c44b0上的启动兼测试程序 [44b0BIOS.rar] - 44b0启动代码 本项目在ADS1.2下编译,在SDT2.51的ADW中调试。编译时，请将整个44b0xbios目录拷贝-........\
fir
- 16阶FIR VHDL程序并附带testbench，并有简单流水线设计！-16 Tap FIR vhdl code with testbench and pipelining design
TAP2
- JTAG TAP Statemachine verilog code
TAP4
- JTAG TAP Statemachine verilog code
signaltapII_verilogDE2
- This tutorial explains how to use the SignalTap II feature within Altera’s Quartus R II software. The Signal- Tap II Embedded Logic Analyzer is a system-level debugging tool that captures and displays signals in circuits designed for implement
FIR-Filter
- FIR Digital Filters for 4-tap. Its is a general code, change coefficients to design HPF and LPF.
36-tap-interpolation-coefficeint
- 36阶内插值滤波器系数生成Matlab程序-A little code for generating 36-tap-interpolation-coefficient.