搜索资源列表
-
2下载：
FPGA控制AD程序,ADC,DAC转换接口.rar 有限状态机控制AD采样.rar,FPGA control AD procedure
-
-
1下载：
基于FPGA的直接数字频率合成器（DDS）设计
（源程序）,FPGA-based direct digital synthesizer (DDS) design (source code)
-
-
6下载：
FPGA控制AD7321的模块，是本人亲自试验过的。有Verilog源码，和简单文档。,FPGA control module of the AD7321 is personally tested. There Verilog source code, and simple document.
-
-
1下载：
VGA显示接口的verilog控制程序。用于VGA显示器的控制驱动,VGA display interface Verilog control procedures. Control for VGA display driver
-
-
0下载：
cpld/fpga RS(204,188)译码器的verilog程序,cpld/fpga RS (204,188) decoder of the Verilog program
-
-
0下载：
verilog 代码，读写SDRAM 不带仿真，需要自己编写测试文件,Verilog code, read and write SDRAM simulation without the need to prepare their own test documentation
-
-
1下载：
sram读模块基于FPGA的实现 verilog源代码,sram
-
-
6下载：
基于FPGA的PCI接口源代码及Testbench Verilog程序代码,fpag pci
-
-
4下载：
该压缩包包括NAND FLASH（美光）的FPGA控制器的原理及VHDL源码，非常具有参考价值。-The archive includes NAND FLASH (Micron) the principle of the FPGA and VHDL source code control, very valuable reference.
-
-
3下载：
PCI的FPGA实现，使用verilog硬件描述语言模拟pci数据接口的数据传输过程。-PCI simulation with FPGA, using the verilog hardware describing language to simulate data transfer processes on pci data interface.
-
-
1下载：
16qam调制器的FPGA实现。使用Verilog实现全数字16-QAM调制器。-16qam Modulator FPGA. Use Verilog for full digital 16-QAM modulator.
-
-
0下载：
用verilog 语言写的FPGA子程序，环境是quartus II 7.2 已经在EP1C6Q240上测试过，源码包含仿真文件和仿真结果，本程序可以直接嵌入做子程序使用。-FPGA with the verilog language written subroutines, the environment is quartus II 7.2 has been tested on EP1C6Q240, source code contains the simulation files and s
-
-
1下载：
基于FPGA的我直接扩频序列发射机的quarters代码，-direct sequence transmitter
-
-
0下载：
FPGA实现正弦，余弦的计算，verilog语言-FPGA realization of sine, cosine calculation, verilog language
-
-
0下载：
组成原理的大作业，写一个计算器，用verilog语言写的-The composition of the major principles of operation, write a calculator, using the language written in Verilog
-
-
0下载：
采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下：
1.系统主时钟为100 MHz。
2.数据为16位-数据线上连续2次00FF后数据传输开始。
3.系统内部总线宽度为8位。
4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。
5.数据分为8位串行输出，输出时钟由外部数据读取电路给出。
6.具备显示模块驱动功能。由SEL信号设置显示的通道，DISPLAY
-
-
1下载：
Nand flash VHDL code and Nand flash verilog code
-
-
0下载：
verilog sobel FPGA edge detection-Adopted verilog language realizes sobel edge detection in image processing algorithm
-
-
0下载：
programming book verilog
-
-
1下载：
FPGA,VERILOG,SPI串口通信；(FPGA,VERILOG,SPI;;;;;;;;;)
-
« 12
3
4
5
6
7
8
9
10
...
17
»
