CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - ami hdb3

搜索资源列表

  1. HDB3encoder

    0下载:
  2. 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。-Digital baseband signal transmission i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:108478
    • 提供者:shashou
  1. hdb

    0下载:
  2. 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。 基于达到达到达到的信号发生器的源程序-Digital baseband
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2925
    • 提供者:成风
  1. hdb3_codedecode

    1下载:
  2. 用VERILOG实现的,hdb3编码器和解码器,经过前仿真和后仿真成功-Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation
  3. 所属分类:VHDL编程

    • 发布日期:2013-03-05
    • 文件大小:434978
    • 提供者:Along
  1. AMI_HDB3

    0下载:
  2. VHDL实现AMI码和HDB3码之间的相互转换,编译环境为Quartus II 6.1-HDB3 AMI code and VHDL code to achieve conversion between, the build environment for the Quartus II 6.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:48126
    • 提供者:冯进伟
  1. code

    0下载:
  2. 通信中各种码型转换,CMI,HDB3,AMI,HDB等的仿真程序-Communication in a variety of format conversion, CMI, HDB3, AMI, HDB and other simulation programs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2322
    • 提供者:郭小沫
  1. basesignal

    0下载:
  2. 产生一个长为1000的二进制随机序列,“0”的概率为 0.8,”1”的概率为0.2;  对上述数据进行归零AMI编码,脉冲宽度为符号宽度 的50 ,波形采样率为符号率的8倍,画出前20个符 号对应的波形(同时给出前20位信源序列)  改用HDB3码,画出前20个符号对应的波形  改用密勒码,画出前20个符号对应的波形  分别对上述1000个符号的波形进行功率谱估计,画出 功率谱  改变信源“0”的概率,观察AMI码的功率谱变化
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4549
    • 提供者:王先生
  1. EDA

    1下载:
  2. 本设计是在Quartus ii开发环境下采用VHDL语言实现的AMI/HDB3编码器课程设计。(This design is a course design of AMI / HDB3 encoder implemented by VHDL language in the development environment of Quartus II.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-08-31
    • 文件大小:1916928
    • 提供者:Z Yu
搜珍网 www.dssz.com