搜索资源列表
multiplier
- 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3． ultiplier_unit_4 这个模块是用来实现部分积的，每一个模块实现一个部分积的4位，因此一个部分
booth
- 基于verilog的booth算法的乘法器-Based on the booth algorithm verilog multiplier
boothmultiplier
- booth算法描述， 8乘8位带符号校验扩展位乘法器-booth algorithm descr iption, 8 x 8 bit multiplier with symbol check extension
8bitBoothMultiplier
- this booth multipler in verilog-this is booth multipler in verilog
lunwen
- 潘明海 刘英哲 于维双 (论文) 中文摘要： 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法，简化了部分积符号扩展，使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计，并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。 -Pan Mingha
dsa_report
- Verilog code for the synthesis of an 8-bit booth multiplier
dsa_code
- Verilog code for synthesis of 8-bit booth multiplier
Booth_Multiplier_8bit_Radix_4_With_12bit_Adder_Ko
- verilog code for Booth Multiplier 8-bit Radix 4
booth
- 8位改进型booth算法的verilog源代码-8bit booth verilog
multiplier
- this document describe a 8 * 8 bits mutiplier with vhdl using booth algorithm and shown all parts of implementing this ip by ise software
booth_multiplier
- This source code makes 8 X 8 booth multiplier and it is coded in Velilog HDL.
Assingment-1
- booth multiplier 8 bit
VHDL-
- 8位相等比较器，布斯乘法器，以为寄存器的VHDL实现-Eight for phase comparator, Booth multiplier, that registers of VHDL
booth
- 8 bit signed boot multiplier
_8-bit-booth-multiplier-pgm
- 8 BIT BOOTH MULTIPLIER
cmp42
- 用于乘法器设计，8位Booth译码乘法器，4-2压缩结构，加速乘法运算速度-Used for the design of multiplier, 8 Booth decoding multiplier, 4-2 compressed structure, accelerate the multiplication rate
153079019_Shariq-Assignment1
- A booth multiplier multiplying two 8 bit numbers in vhdl -A booth multiplier multiplying two 8 bit numbers in vhdl