CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - coding efficiency

搜索资源列表

  1. 719(3)YUVviewer

    0下载:
  2. wince下EVC的编程,将一个播放器采用一个动态链接库里的编码方式对流媒体进行编码,提高编码的效率,和播放的效果-weights under EVC programming, will a player using a dynamic link library encoding for streaming media encoding, improve coding efficiency, players and the effect
  3. 所属分类:Windows CE

    • 发布日期:2008-10-13
    • 文件大小:5730339
    • 提供者:ken
  1. M16C62P

    0下载:
  2. M16C/6S 群是采用64 管脚的塑模LQFP 封装的单片机。该群将电力线通信调制解调器内核(利用了Yitran Communications Ltd公司开发的IT800PLC调制解调器技术)和模拟前端进行了单芯片化。M16C/60系列CPU内 核实现了高级别的编码效率和高速运算处理,而且,内置的IT800调制解调器内核还采用了Yitran公司的DCSK (Differential Code Shift Keying)扩频调制方式的专利技术,可在已有的电气配线上实现速度最大为7.5
  3. 所属分类:SCM

    • 发布日期:2017-05-13
    • 文件大小:3402338
    • 提供者:luxiuwen
  1. VerilogCodingStylesForImprovedSimulationEfficiency

    0下载:
  2. This paper details different coding styles and their impact on Verilog-XL simulation efficiency. -This paper details different coding styles and their impact on Verilog-XL simulation efficiency.This paper details different coding styles and their
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:46964
    • 提供者:陈斌
  1. seqdet

    0下载:
  2. 经典编码风格的序列检测器,综合效率高,很有学习价值。-Coding sequence of the classic style of the detector, integrated, high efficiency, great learning value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:36320
    • 提供者:郑宇龙
  1. RRS__encodderS

    0下载:
  2. RS码的编码程序源码编码效率高,且经实实际验证符合RS纠错码的要求 可直接使用。 -RS code encoding program source coding efficiency is high, and the actual verification by the real comply with the requirements of the RS error correction code can be used directly.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2016-11-20
    • 文件大小:8192
    • 提供者:
  1. JPEG_Encoder(OpenADSP)

    0下载:
  2. 基于BF531的JPEG压缩编码,运行平台是BF531,经过优化的编码器,效率可达实时编码(25fps)-BF531 of JPEG compression coding, operating platform BF531, optimized encoder efficiency up to real-time encoding (25fps)
  3. 所属分类:DSP program

    • 发布日期:2017-11-13
    • 文件大小:1364322
    • 提供者:rolcye
  1. IDCT

    0下载:
  2. HEVC是正在研发的新一代视频编码标准。 本文面向HDTV应用,设计兼容HEVC标准的两位整数IDCT电路, 通过对IDCT的特点进行分析,完成了电路的架构设计, 采用较为节省面积的做法和流水线结构,并进行VerilogHDL代码设计-High Efficiency Video Coding(HEVC) is the currently developing video standard. In this article, a novel pipelined 2-D IDCT architect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5055
    • 提供者:毕翔宇
  1. msp430g2553

    1下载:
  2. 德州仪器(TI) MSP430 系列超低功耗微控制器包含多种器件,它们特有面向多种应用的不同外设集。这种架构与 5 种低功耗模式相组合,专为在便携式测量应用中延长电池使用寿命而优化。该器件具有一个强大的16 位RISC CPU,16 位寄存器和有助于获得最大编码效率的常数发生器。数字控制振荡器(DCO) 可在不到1μs 的时间里完 成从低功耗模式至运行模式的唤醒。(The TI (TI) MSP430 family of ultra low power microcontrollers c
  3. 所属分类:单片机开发

    • 发布日期:2017-12-24
    • 文件大小:1622016
    • 提供者:fengye0133
搜珍网 www.dssz.com