搜索资源列表
crc16_8bit.v
- 利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块
c51源程序集合
- 源码 │ 0108_12864LCD-F149.ASM │ 12232-1520.c │ 12232.c │ 12864-ks0108.asm │ 12864-ST7290-F149.C │ 12864-zb.c │ 12887.c │ 24C01-64.C │ 24C01-F440.C │ 28sf040a.asm │ 51use.txt │ 6963.C │ 93c46.asm │ 93c46.c │ 93cxx.c │ ad7416-mcuzb.c │ ad7416.c │ AT24C01
sdcard
- sd卡代码，周立功 SD/MMC 卡读写模块: 相关工具函数 ---- CRC校验-sdcrc.c Soft Packet of SD Card Driver: tool funcitons about sd card---- crc check
nRF24l01_tx_rx
- nRF24l01 NRF系列模块的数据收发控制 1） 2.4GHZ全球开放ISM频段免许可使用 2） 最高工作速率2Mbps,GFSK高效调制 3） 125个频道满足多点通讯和跳频通讯需求 4） 1.9-3.6V工作，低功耗，待机模式仅1uA. 5） 双通道数据接收，内置环行天线，体积仅17*34mm,通信距离在100m之内，软件编简单。 7） 内置硬件8/16位CRC校验，收发中断标志，每次可发28字节 -nRF24l01 NRF series data trans
A7102
- 无线模块A7102源代码，通过串口与A7102通讯，带CRC校验功能。-Wireless Module A7102 source code, through the serial communication with the A7102, with CRC checking function.
Embedded_cyclic_redundancy_check_CRC_Module
- 嵌入式循环冗余校验CRC模块设计Embedded cyclic redundancy check CRC Module-Embedded cyclic redundancy check CRC Module Embedded cyclic redundancy check CRC Module
CRC
- 循环冗余校验(CRC)模块设计 循环冗余校验(CRC)模块设计-Cyclic Redundancy Check (CRC) module design cyclic redundancy check (CRC) module design cyclic redundancy check (CRC) module design
UHF-RFID-CRC
- 本文首先研究了IsO／IECl8000．6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式，对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析，并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨，重点研究了ISo／IECl8000．6标准中采用的数据保护与校验技术，即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
51-nrf2401
- 51单片机开发的NRF24l01 产品性能： 1） 2.4GHZ全球开放ISM频段免许可使用 2） 最高工作速率1Mbps,GFSK高效调制 3） 125个频道满足多点通讯和跳频通讯需求 4） 1.9-3.6V工作，低功耗，待机模式仅1uA. 5） 双通道数据接收，内置环行天线，体积仅17*34mm,通信距离在100m之内，软件编简单。 7） 内置硬件8/16位CRC校验，收发中断标志，每次可发28字节 备注：1。免费提供开发源代码 2。提供全面技术支持和即
CRC_Check
- crc校验的vhdl验证，模块分为编码组帧解帧解码模块-vhdl crc checksum verification, the module is divided into coding frame decoding module framing solution
MYCRC
- 由于altera公司的CRC生成和校验模块不支持本系统使用的Cyclone IV E系列FPGA，因此本文独立设计了CRC模块。该模块的接口与altera公司的CRC模块接口基本一致，能够对16位输入的数据流进行CRC校验码生成和校验。本文采用CRC-CCITT生成项，其表达式为：X16+X12+X5+X0。本模块需要startp信号及endp信号指示数据传输的起始及结束。本模块采用状态机设计，对于数据头和数据尾分别由不同的状态来处理。在本模块中，使用了for循环，这会消耗较多的FPGA资源，但
crc16
- 16位的CRC校验 使用VHDL实现 有几个模块 主模块 接收模块 测试模块-16-bit CRC checksum VHDL implementation
NRF4432
- 配置了RF4432模块通过SPI方式。 1.配置RF4432主要包括载波频率、调制方式、数据发送速率、CRC校验、数据头、地址等。 2.进行了数据接收模式、发送模式的设置、以及数据包的接收和发送。-The configuration of the RF4432 module by means of SPI. 1 RF4432 configuration including carrier frequency, modulation mode, data transmis
crc
- crc校验模块verilog源代码，符合EPC C1G2协议-The agreement with EPC C1G2 digital baseband crc verify module source code
CRC
- 循环冗余校验（CRC）模块设计，包括CRC工作原理、设计原理、程序设计及分析以及仿真分析-Cyclic Redundancy Check (CRC) module design, including CRC works, design principles, program design and analysis, and simulation analysis
CRC
- 利用VHDL语言,用FPGA设计一个数据通信中常用的数据检错模块—循环冗余校验CRC模块,选用当前应用最广泛的EDA软件QUARTUS II作为开发平台-Using VHDL, FPGA design of a common data in data communication error detection module- Cyclic Redundancy Check (CRC) module, currently the most widely used EDA software QUAR
crc_explain
- 循环冗余校验CRC的算法分析和程序实现，设计CRC模块必备参考资料-Cyclic Redundancy Check CRC algorithm analysis and program design CRC essential reference module
Ethernet
- 简易以太网测试仪包含fifo缓冲模块，crc校验模块，检测和检测模块等(Simplified Ethernet Tester: including fifo modular, crc modular, check modular etc.)