CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - des simulation

搜索资源列表

  1. core3DES

    0下载:
  2. Full Des Simulation Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1887267
    • 提供者:esl
  1. DES-HDL

    0下载:
  2. 用HDL实现的DES加密算法,通过前仿真,希望对大家有帮助-HDL implementation of the DES with the encryption algorithm, by pre-simulation, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:27714
    • 提供者:su
  1. des

    0下载:
  2. des解密加密的verilog源代码其中包含有测试源代码,仿真结果图-verilog des decrypt encrypted source code which includes testing the source code, Simulation results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:342839
    • 提供者:cong
  1. SIMULATION-AND-SYNTHESIS-OF-TRIPLE-DES-BLOCK-CIPH

    0下载:
  2. SIMULATION AND SYNTHESIS OF TRIPLE-DES BLOCK CIPHER USING VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:10846
    • 提供者:saipraveen
  1. DSP

    0下载:
  2. Etudes performances de système de communications par satellite (simulation DSP)-Etudes des performances de système de communications par satellite (simulation DSP)
  3. 所属分类:DSP program

    • 发布日期:2017-04-15
    • 文件大小:11294
    • 提供者:samirsaid
  1. SIMULATION-AND-SYNTHESIS-OF-TRIPLE-DES-BLOCK-CIPH

    0下载:
  2. This project presents FPGA implementations of the DES and Triple-DES with improved security against power analysis attacks. The proposed designs use Boolean masking, a previously introduced technique to protect smart card implementations from these
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:5363593
    • 提供者:abilash
搜珍网 www.dssz.com