搜索资源列表
-
1下载：
增量式光电编码器计数器的FPGA实现程序,verilog3段式FSM,异步加载.-Incremental Optical Encoder counter program FPGA implementation, verilog3 struts FSM, asynchronous load.
-
-
0下载：
程序是CPLD双计数器的程序，主要用于电机编码器计数-Program is CPLD pairs of counter procedures, mainly for motor encoder counts
-
-
0下载：
gdf example for Quadrature Encoder Counter
-
-
0下载：
使用VHDL语言进行门电路，优先编码器，译码器，各进制计数器，数码管显示的编写，在QUARTUS ii上模拟可用-Gates using VHDL language, priority encoder, decoder, each binary counter, write digital display, analogue available on QUARTUS ii
-
-
0下载：
计数器加数码管译码，计数功能然后在数码管上显示，使用VHDL写成-counter encoder
-
