搜索资源列表
Adobe_Flex_Code_GuideBook_v1.2_Chinese_Verson
- flex权威开发指南中文版，包含了各种经典的开发实例以及源码说明-flex authority to develop guidelines for the Chinese version, including the development of a variety of classic examples and source code descr iption
demo
- Flex chip implementation File: UP2FLEX JTAG jumper settings: down, down, up, up Input: Reset - FLEX_PB1 Input n - FLEX_SW switches 1 to 8 Output: Countdown - two 7-segment LEDs. Done light - decimal point on Digit1. Operati
a_block_with_several_functions_with_Verilog_HDL.ra
- Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍，Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能
PLD_tips
- PLD设计技巧——消除组合逻辑产生的毛刺 PLD设计技巧——采用同步电路设计 PLD设计技巧——提高FLEX器件的系统速度 PLD设计技巧——如何处理内部三态电路 257K PLD设计技巧——多时钟系统设计 314K PLD设计技巧——用单片机配置FPGA PLD设计技巧——如何处理建立/保持(Setup/hold)时间 -PLD design skills- to eliminate glitches generated by PLD combinati
freescale_expandserial
- 利用输入捕捉输出比较功能实现扩展串口（波特率9600,数据位8bit,停止位1bit,无校验,可选定定时器通道，仅使用内部自带模块实现，占用CPU资源少）,基于飞思卡尔XS128平台,编程环境为Freescale CodeWarrior-With input capture, output compare function to expand serial (9600 baud, data bits 8bit, Stop bit 1bit, no parity can be selected t
scanf.cpp
- 按一定规则读取文件内容，并输出；这是把flex文件转换成C编码，可在C/C++文件中直接调用-Read the contents of the file according to certain rules, and outputs This is the flex file into C code can be C/C++ files directly call
calc100
- 基于flex和bison的终端计算器代码，如果想要初步编译产生的.c代码能在VC环境下编译的话，请在.l文件的开始加上 option yywrap-Terminal based on flex and bison calculator code, if you want to produce a preliminary compilation. C code in VC environment compiler, please. L beginning of the file plus opt