CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - half band

搜索资源列表

  1. hbf-da-timeshare

    0下载:
  2. This an interpolating by 2 half-band filter with 79 taps (40 none-zero coefficients).
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:23172
    • 提供者:邱应强
  1. halfband_filter

    0下载:
  2. matlab设计半带滤波器程序: 1、用remez算法直接设计半带滤波器并; 2、先用remez算法设计单带滤波器,然后转换为半带滤波器。 有助于加深理解半带滤波器的设计。-matlab half-band filter design process: one, with remez algorithm and direct the design half-band filter 2, first remez algorithm design a single-band fi
  3. 所属分类:DSP编程

    • 发布日期:2014-01-14
    • 文件大小:1368
    • 提供者:suzhou
  1. hbf

    1下载:
  2. 半带插值滤波器设计、综合、仿真和硬件测试-Half-band interpolation filter design, synthesis, simulation and hardware test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:18717
    • 提供者:pll
  1. halfband

    1下载:
  2. verilog写的39阶通带为20KHz的半带fir滤波器,经测试正确。-verilog halfband FIR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1371
    • 提供者:lv
  1. halfband_1

    0下载:
  2. remez算法设计半带FIR滤波器,对半带滤波器,通带和阻带权值惩罚函数要相等-remez algorithm design half-band FIR filter
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:649
    • 提供者:suzhou
  1. AM

    0下载:
  2. FIRPM公园,麦克莱伦最佳equiripple FIR滤波器的设计。乙= FIRPM(不适用,女,甲)返回一个长度为N +1线性相位(真实,对称系数)FIR滤波器具有最佳逼近到所需的频率响应的F和描述在极小极大意义的。F是成对频带边缘载体,以递增0和1之间秩序。 1对应于奈奎斯特频率或采样频率的一半。至少有一个频段必须有一个非零宽度。 A是一个真正的载体,作为F的指定由此得到的滤波器的频率响应所需的幅度B相同大小- FIRPM Parks-McClellan optimal equirippl
  3. 所属分类:DSP program

    • 发布日期:2017-03-29
    • 文件大小:1115
    • 提供者:
  1. dspddc_R12p1

    1下载:
  2. 基于DSPbuilder搭建的DDC,里面包括CIC滤波器,FIR低通滤波器,HB半带滤波器,NCO等,实现了GC5016芯片的功能-DSPbuilder erected based on DDC, which include the CIC filter, FIR low-pass filter, HB half-band filter, NCO, etc. to achieve the function of the GC5016 chip
  3. 所属分类:DSP program

    • 发布日期:2014-10-26
    • 文件大小:17176
    • 提供者:郑程
  1. digitaldownconversionbygpga

    0下载:
  2. 研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。-Extraction of the high-powered digital down-conversion design, the focus of a cascaded integrator comb filter based on cascaded half-band filter and the multi-level sampling frequency algorithm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:219194
    • 提供者:w
  1. FIR

    1下载:
  2. 级联优化的半带插值滤波器,分模块设计-Half-band interpolation filter cascade optimization sub-module design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:24499
    • 提供者:陈凯
  1. halfbandfiliter

    0下载:
  2. 数字信号处理半带滤波器,实现信号2倍上采样和低通滤波,16bit位宽数据-Digital signal processing the half-band filter, to achieve a signal 2 times up-sampling and low pass filtering, 16bit bit data wide
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2217
    • 提供者:Qiankun MO
  1. HalfbandDec

    0下载:
  2. 基于FPGA开发的11阶半带升余弦FIR滤波器,用在阅读器基带滤波时的抽取滤波器使用,采用verilog语言实现。-Raised cosine FIR filter based FPGA development 11 order of half-band decimation filter used in reader baseband filtering, using verilog language implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1204
    • 提供者:小梦
  1. MultHalfBand

    0下载:
  2. 基于Matlab的FPGA数字半带滤波器设计-Matlab-based FPGA digital half-band filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:1817053
    • 提供者:liuguagnquan
  1. firhalfband

    1下载:
  2. 利用matlab提供的firhalfban函数设计阶数为16、通阻带容限为0.0001的半带滤波器。仿真测试滤波前后的信号时域图,回执滤波器的频率响应特性图-Provided firhalfban function using matlab design order of 16, through the 0.0001 stopband wool half-band filter. Simulation test filtered time domain signal before and aft
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-11-01
    • 文件大小:552
    • 提供者:哈喽
  1. MultHalfBand

    1下载:
  2. 多级半带滤波器的FPGA实现,采用6级滤波器实现的采样频率由3200Hz降为50Hz的抽取系统,前5级为半带滤波器,最后一级为普通FIR滤波器-Multi-level half-band filter FPGA, using six filters for sampling frequencies 50Hz down to 3200Hz extraction system for the front five and a half-band filter, the last stage of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1508791
    • 提供者:xuweiwei
  1. half_band

    0下载:
  2. 半带滤波器verilog源代码,主要用于采样率变换系统中,采用乘法积累加器,很好的例子,供大家参考-Half band filter verilog code, mainly for the sampling rate conversion system, use the multiplication accumulation adder, a good example, for your reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1348
    • 提供者:张俊
搜珍网 www.dssz.com