CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - johnson

搜索资源列表

  1. counter_3

    0下载:
  2. 三种计数器的verilog实现,二进制计数器,格雷码计数器,约翰逊计数器.初学硬件描述语言可参考。-Three kinds of counter verilog implementation of a binary counter, gray code counter, Johnson counter beginner hardware descr iption language can refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1395
    • 提供者:李菲
  1. jc2_vhd

    0下载:
  2. JC2_VHD is a bi-directional 4-bit Johnson counter with stop control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4647
    • 提供者:wangfeng
  1. johnson

    0下载:
  2. JOHNSON计数器,8bit,在FPGA板子上简单的实现,给大家作为练习-JOHNSON counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:358448
    • 提供者:陈海
  1. cnt6

    0下载:
  2. verilog实现的“六进制约翰逊计数器”。-verilog implementation of the " six hexadecimal Johnson counters."
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2033
    • 提供者:王先生
  1. johnson_encoding_angle

    0下载:
  2. An FSM using VHDL and Johnson state encoding for states
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:783
    • 提供者:Ahmed
  1. JohnsonCounter

    0下载:
  2. 约翰逊计数器-Johnson Counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:201366
    • 提供者:zlongw
  1. Johnson

    0下载:
  2. 本例实现的是一个Johnson计数器,可以控制流水灯的方向-Achieved in this case is a Johnson counter, can control the flow direction of light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:163685
    • 提供者:孙文
  1. jnsn

    0下载:
  2. vhdlcode for a johnson counter-vhdlcode for a johnson counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:2360
    • 提供者:said
  1. lab

    0下载:
  2. 约翰逊噪声精确测温系统的虚拟仪器实现Johnson noise temperature measurement system accurate implementation of Virtual Instrument-Johnson noise temperature measurement system accurate implementation of Virtual Instrument
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:425766
    • 提供者:fast
  1. johnsonverilog

    0下载:
  2. 本verilog代码实现了johnson计数器,也就是控制流水灯的程序,具体为从左到右和从右到左以及停止的流水灯操作-The verilog code of the johnson counter, that is, water lamp control procedures, specifically for the left to right and from right to left and stop the flow lamp operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:318634
    • 提供者:张扬
  1. New-folder

    0下载:
  2. VHDL for Johnson counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:813
    • 提供者:Ashwin
  1. DEMJOHN741

    0下载:
  2. Card count past johnson 8 bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1007
    • 提供者:minhthea8
  1. johnson

    0下载:
  2. johnson计数器是一种同步计数器,每一次之变化一位,具有最简的组合逻辑电路。-johnson counter is a synchronous counter, each followed by a change, with the most simple combinational logic circuit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-04
    • 文件大小:532
    • 提供者:汪波
  1. ex1

    0下载:
  2. johnson 计数器 verilog源代码-johnson counter verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:166289
    • 提供者:wangxl
  1. johnson

    0下载:
  2. johnson计数一个比较高级的跑马灯可以控制灯的方向-Johnson count is a more advanced Marquee can control the direction of the light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:390670
    • 提供者:廊桥拾梦
  1. Johnson_count

    0下载:
  2. Johnson count in V tested ok Johnson count in V tested ok-Johnson count in V tested ok Johnson count in V tested ok
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:5679
    • 提供者:anil
  1. Johnson_count_dft

    0下载:
  2. DFT code for johnson count written in V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:5811
    • 提供者:anil
  1. johnson

    0下载:
  2. verilog语言,johnson计数器的设计-johnson counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:279026
    • 提供者:leandia
  1. johnson

    0下载:
  2. 此代码实现约翰逊计数器,内容不多,注释详尽,供初学者使用。-Johnson counts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:233910
    • 提供者:柳攸
  1. Johnaon_counter

    0下载:
  2. 本设计为六位约翰逊(Johnson)计数器,首先给大家介绍一下什么是约翰逊计数器,它又称扭环计数器,是一种用n位触发器来表示2n个状态的计数器。它与环形计数器不同,后者用n位触发器仅可表示n个状态。2~n进制计数器(n为触发器的个数)有2~n个状态。若以6位二进制计数器为例,它可表示64个状态。但由于8421码每组代码之间可能有二位或二位以上的二进制代码发生改变,这在计数器中特别是异步计数器中就有可能产生错误的译码信号,从而造成永久性的错误。而约翰逊计数器的状态表中,相邻两组代码只可能有一位二进
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:6299
    • 提供者:Leegege
« 12 »
搜珍网 www.dssz.com