搜索资源列表
m_sequence
- 用verilog语言描述了M序列（伪随机通信）的编码、解码、纠错等功能，本人通过了Quartus II 以及Modelsim的仿真。-Verilog language descr iption of the M sequence (pseudo-random communication) encoding, decoding, error correction, I passed the Quartus II and Modelsim simulation.
Design-exercise-M_sequence
- 通信系统电路设计练习： M序列编码/解码器的设计 作业的背景及训练目的 为了给通信专业的同学们提供一个设计实践的机会，在最短的时间段内掌握数字设计的动手能力，提高Verilog语言的使用能力，所以专门设计了这样一个难度适中的数字通信系统设计练习。本练习是根据工程实际问题提出的，但为了便于同学理解，对设计需求指标做了许多简化。希望同学们在设计范例和老师的指导下，一步一步地达到设计目标。期望同学们能在两至三周内，参考设计范例，独立完成自己的设计任务，在这一过程中学习用Verilog
m_seq
- 产生长度为15的M序列，将m序列产生的数据作为输入，送入一个序列检测器，该序列检测器在检测到连续的“1010”时，送出一个时钟周期宽度的指示信号-15 m_sequence ,and can test"1010"
m_sequence
- 基于fpga verilog语言生成的m序列。(Generating m sequences based on FPGA)