搜索资源列表
lunwen
- 潘明海 刘英哲 于维双 (论文) 中文摘要： 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法，简化了部分积符号扩展，使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计，并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。 -Pan Mingha
my_adc1
- 020单片机ADC1采样程序；额外功能：main中主要实现与FPGA并口通信，总体实现FFT,不过FPGA部分没有上传，因此能实现的是ADC1采样。-020 SCM ADC1 sampling procedures additional features: main key to achieve in parallel with the FPGA communication, achieving an overall FFT, but the FPGA portion not uploaded
fft256_512_1024
- 基于基2的并行256，1024深度的FFT源代码verilog-Based on radix-2 FFT parallel 256,1024 depth verilog source code
fft4096_8192
- 基于基2的并行4096，8192深度的FFT源代码verilog-Based on radix-2 FFT parallel 4096,8192 depth verilog source code
NIOS-dual-core--FFT
- 应用SPOC技术在FPGA平台上开发双核NIOS II软核，来并行处理FFT浮点运算，从而加快数字信号的处理效率。-SPOC technology application development platform in the FPGA NIOS II soft-core dual-core, floating point FFT in parallel processing to speed up the processing efficiency of the digital signal.
vlfft
- 基于8核DSP的超大数据量FFT的分解算法和并行实现源码，语言为嵌入式C，内部有配置说明。-Based on 8 core DSP of the large data volume of FFT decomposition algorithm and parallel implementation source code, language for embedded C, the internal configuration.
FFT-atmega32
- 在AVRSTUDIO16平台上实现的32/16 FFT频谱程序。矩阵灯列用串行转并移位寄存器。-The AVRSTUDIO16 platform to achieve the 32/16 FFT spectrum program. The matrix lamp column uses a serial-to-parallel shift register.
pipelined_fft_256
- verilog编写的并行256点fft代码(Verilog prepared parallel 256 points fft code)