CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - rs232 verilog

搜索资源列表

  1. rs232

    0下载:
  2. RS232 verilog design
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:114650
    • 提供者:liuKe
  1. RS232串口通信协议

    0下载:
  2. RS232串口通信协议,verilog实现,通过FPGA完全调通。,RS232 serial communication protocol, verilog achieved entirely through the FPGA transfer pass.
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-25
    • 文件大小:3536
    • 提供者:dingsheng
  1. rs232

    0下载:
  2. 完整的RS232 Verilog源代码,支持波特率可调,支持调试命令,配合串口调试工具,可作为FPGA开发中的调试平台。-Full RS232 Verilog source code, support for baud rate is adjustable to support debugging command, with the serial debugging tools can be used as the debugging FPGA development platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:13350
    • 提供者:弘历
  1. RS232_control

    0下载:
  2. verilog RS232信号解码模块。为在FPGA中的verilog代码。-verilog RS232 control module。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10309
    • 提供者:haohuifeng
  1. rs232

    0下载:
  2. 用verilog实现的RS232时序控制,完整可以使用的-RS232 verilog implementation with timing control, you can use the full
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1950279
    • 提供者:wangjinghui
  1. URAT

    0下载:
  2. Verilog硬件描述语言,RS232串口发送接收程序-Verilog hardware descr iption language, RS232 serial port send and receive program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1487
    • 提供者:zhaoyf
  1. RS232_pro

    0下载:
  2. RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通-RS232 verilog coding the entire parametric design can set the baud rate clock frequency of FPGA to achieve complete transfer pass
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2625
    • 提供者:dinsh
  1. RS232_project

    0下载:
  2. 串口通讯 rs232 verilog程序,一次接受传送8bits-rs232 verilog project,reciver or trancimiter 8 bits onece
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2240
    • 提供者:王翰林
  1. c_FPGA

    0下载:
  2. RS232设计,硬件测试通过,VERILOG实现的,比较好的哦-RS232 design, hardware test, VERILOG realized, oh good
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-09
    • 文件大小:1249471
    • 提供者:洪依
  1. RS232

    0下载:
  2. RS232_串口通信的发送端verilog源程序代码-RS232_ serial communication sender verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1895
    • 提供者:咕嘟大树
  1. uart1

    0下载:
  2. RS232(UART)串口传输,通过了FPGA验证功能正确-UART RS232 verilog HDL FPGA xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:238071
    • 提供者:
  1. sasc_latest.tar

    0下载:
  2. rs232 verilog port from opencores.org
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:5301
    • 提供者:vonbk
  1. rs232-Quartus

    0下载:
  2. 利用verilog語法,來達成串口rs232的功能-Using verilog syntax, to achieve the functions of serial rs232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:480025
    • 提供者:張三
  1. RS232

    0下载:
  2. 实现FPGA的RS232串行通信,采用verilog语言编写,下载到芯片上就可以使用-FPGA implementation of the RS232 serial communication, using verilog language, can be downloaded to the chip using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:600474
    • 提供者:shineson
  1. rs232

    0下载:
  2. 本设计是PC和FPGA的串口通信的程序,用的是VERILOG语言,调试成功,用户可根据自己的项目稍作改动。-The design is a PC and the FPGA' s serial communication procedures, using a VERILOG language, debugged, the user can make a little change according to their own projects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2480
    • 提供者:陆景鹏
  1. Verilog000

    1下载:
  2. FPGA的学习,熟悉QuartusII软件的各种功能,各种逻辑算法设计,接口模块(RS232,LCD,VGA,SPI,I2c等)的设计,时序分析,硬件优化等,自己开始设计简单的FPGA板子。 ③、NiosII的学习,熟悉NiosII的开发流程,熟悉开发软件(SOPC,NiosII IDE),了解NiosII的基本结构,设计NiosII开发板,编写NiosII C语言程序,调试板子各模块功能。-Verilog语言的学习,熟悉Verilog语言的各种语法。 ②、FPGA的学习,熟悉
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:22794382
    • 提供者:onejacky
  1. rs232

    3下载:
  2. 基于VERILog的RS232模块的程序,收发两个模块都有-The RS232 module based VERILog program, send and receive two modules have
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:395837
    • 提供者:冯超
  1. RS232

    0下载:
  2. It s combination logic for UART. edited in verilog-HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:648
    • 提供者:kim
  1. RS232

    0下载:
  2. It s combination logic for UART. Edited in verilog-HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5419
    • 提供者:kim
  1. rs232

    0下载:
  2. verilog语言编写,RS232通讯程序设计-verilog language, RS232 Communication Program Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:8256
    • 提供者:何沐
« 12 3 4 5 6 »
搜珍网 www.dssz.com