CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - scrambling code

搜索资源列表

  1. scramble.rar

    1下载:
  2. 通信用加扰码VHDL电路,解决光传输过程中的连零和连一码的出现。,Communication scrambling circuit VHDL Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:911
    • 提供者:江山
  1. CCPCH_DPCH

    0下载:
  2. WCDMA扰码识别,VHDL语言编写-WCDMA scrambling code identification, VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:152820
    • 提供者:阿甘
  1. 82CPLD_raoma

    0下载:
  2. 基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选-CPLD-based code scrambling code and de-scrambling device design, scrambling to achieve with the M series, m series progression and frequency of optional
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-15
    • 文件大小:40038
    • 提供者:wfwef
  1. scr_20

    0下载:
  2. 完成20位并行数据的伪随机序列扰码,配合解码部分,提高数字信道的SNR。已经通过综合仿真,并正在具体项目中运行,未发现任何缺点。-Completion of the 20 data-parallel pseudo-random sequence scrambling code with the decoding part, improve the SNR of the digital channel. Through integrated simulation, and run specific
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:963
    • 提供者:lzl
  1. descr_20

    0下载:
  2. 完成20位并行数据的伪随机序列解码,配合扰码部分,提高数字信道的SNR。已经通过综合仿真,并正在具体项目中运行,未发现任何缺点。-Completion of the 20 pseudo-random sequence of parallel data decoding, with part of the scrambling code, and to improve the SNR of the digital channel. Through integrated simulation, an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:816
    • 提供者:lzl
  1. raoma

    0下载:
  2. MPSK的matlab仿真中复扰码的生成函数-MPSK matlab simulation of complex scrambling code generating function
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:759
    • 提供者:zhuiwen
  1. SRC_2CH

    0下载:
  2. 2通道HDCVI视频光端机:实现两个高速AD转换采集HDCVI信号,编码扰码后通过光纤远距离传输,对端收到后解码通过高速DA转换为HDCVI信号。-2 channel HDCVI video Guangduan Ji: two high-speed AD acquisition signal conversion HDCVI, scrambling code via the optical fiber remote transmission, receives an end after deco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4374
    • 提供者:huangyong
  1. 扰码器Verilog

    0下载:
  2. 实现扰码的功能,主要为64位在pcs子层传输的扰码器设计(To achieve the functions of scrambling code)
  3. 所属分类:VHDL/FPGA/Verilog

搜珍网 www.dssz.com