CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - top

搜索资源列表

  1. 数字锁相环设计源程序

    3下载:
  2. PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input freque
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:121399
    • 提供者:杰轩
  1. caport

    1下载:
  2. DVB数字机顶盒中CA的通用接口源代码和通信数据格式分析。采用C编写-The source code written in C language for general interface of CA ,which is used for DVB digital SET top box ,and analysis about communication data.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:10591
    • 提供者:杨洋
  1. vxworks Samples

    2下载:
  2. vxwork实时操作系统是顶级的商用产品,这些相关的源码,可以作为学习掌握vxworks程序设计的最好的例子,对各种编程工作也是不错的借鉴。-vxwork real-time operating system is the top commercial products, these related to the source code, can be used as study and master VxWorks program design of the best examples of
  3. 所属分类:VxWorks

    • 发布日期:2008-10-13
    • 文件大小:338867
    • 提供者:孙彦景
  1. frequency_counter_2(successful)(top-down design).r

    0下载:
  2. 小巧的频率计数器,VHDL源代码和仿真文件具全,直接从管工程文件拷贝过来。绝对可用。-compact frequency counters, VHDL source code and simulation with all documents directly from the control engineering documents copied. Absolutely available.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:127107
    • 提供者:wl
  1. usb_device

    0下载:
  2. DSP控制1362做从设备,可以与电脑进行上下传文件-DSP control equipment from 1362 so that the computer can be conducted from top to bottom with the document -
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:97484
    • 提供者:田军卓
  1. S3C44B0X例子程序2

    0下载:
  2. 1. beep -- PWM测试 为 ADS1.2 下编译的项目, 在sdt2.51的ADW里调试,该程序运行后在57600的超级终端里按PC机键盘的“+”“-” 按键,可以听到BUZZ增大减小的声音。 2. key -- 按键测试 为 SDT2.51 下编译的项目, 在sdt2.51的ADW里调试,该程序运行后按FS44B0X上的按键key1 key2 key3 key4 相应的发光二极管亮 3 keyint -- 按键中断测试 该项目在SDT2.51下编
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:507339
    • 提供者:张淼林
  1. ST7920

    1下载:
  2. ST7920液晶显示控制器的驱动编程,实现了汉字显示、半字符显示、最大128*64的图形显示 自造字的显示以及屏幕左右移动和上下滚动-Driver LCD controller-driven programming, the Chinese realize that half of characters, the greatest 128 * 64 graphics since the creation of the display screen from top to bottom and
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:5962
    • 提供者:黄长喜
  1. CPLDOGRAM

    1下载:
  2. 摘要: 文中介绍了数字频率计的结构、工作原理及计数方式,给出了基于VHDL语言的频率计系统的行为源描述,讨论了在VHDL的高级综合系统QuartusII的支持下,自顶向下地进行传输模块的设计工程,并给出了系统的仿真波形以及其应用实践。-Abstract : This paper introduces a digital frequency of the structure and working principle and counting, is based on VHDL Frequency
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5918
    • 提供者:李越
  1. 5105_pcb_sch.rar

    1下载:
  2. Protel 99 可以打开。里面是5105芯片的机顶盒硬件设计方案和一个bin文件。包括pcb sch2个文件和一个bin文件。bin文件是用来共享某些CA系统的智能卡的。有了这3个文件,就可以找工厂代工生产硬件及烧录应用软件了。,Protel 99 can open. There are 5105 chip set-top box hardware design program and a bin file. Including pcb sch2 file and a bin file. b
  3. 所属分类:SCM

    • 发布日期:2015-09-19
    • 文件大小:1922253
    • 提供者:wang carl
  1. iptv

    0下载:
  2. iptv机顶盒源码,包括原理图在内,UCOS-II系统-iptv set-top box source, including schematics, including, UCOS-II system
  3. 所属分类:uCOS

    • 发布日期:2017-04-09
    • 文件大小:2173186
    • 提供者:winco
  1. top

    0下载:
  2. FPGA程序的top.v文件,主要实现DDS信号发生器功能,通过定时器,可简单实现输出幅值无极跳变-FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1980
    • 提供者:陈剑
  1. The+Top+Ten+Algorithms+In+Data+Mining+(Crc+Press+

    0下载:
  2. top ten algorithms in Data mining from CRC press, which will helpful to those who are doing relative works.
  3. 所属分类:SCM

    • 发布日期:2017-05-13
    • 文件大小:3171149
    • 提供者:cgdg3
  1. TOP-di55CN[1]

    0下载:
  2. TOP di55CN[1] 是关于开关电源的新资料,介绍的很详细,对学习开关电源很有帮助-TOP di55CN [1] is a switching power supply on the new information on the very detailed, very helpful for learning switching power supply
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:347368
    • 提供者:wjwi
  1. top

    0下载:
  2. 动态可重构的顶层设计,给出了所有的静态逻辑和端口设计啊-top design for PR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:965
    • 提供者:许飞
  1. BCM3250---ADVANCED-3D-SET-TOP-BOX-DEVELOPMENT-PLA

    0下载:
  2. ADVANCED 3D SET-TOP BOX DEVELOPMENT PLATFORM
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:537254
    • 提供者:DrDem0n
  1. FPGA-TOP-TOWN

    0下载:
  2. FPGA/EPLD的自上而下(Top-Down)设计方法-FPGA/EPLD ( Top-Down ) top-down design method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:50273
    • 提供者:文杰
  1. top_ten_classical_algorithm

    0下载:
  2. 机器学习中十大经典算法,其中包括adaboost、pagerank、EM等算法,希望对研究机器学习的朋友有帮助-Machine learning in the top ten classical algorithm, including adaboost, pagerank, the EM algorithm, friend of machine learning
  3. 所属分类:SCM

    • 发布日期:2017-05-17
    • 文件大小:4910309
    • 提供者:我心飞翔
  1. top

    0下载:
  2. 北邮小学期数字逻辑课程设计之电子钟最终版本,top实现-The final version of the electronic bell BUPT elementary curriculum of digital logic design, top to achieve
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:329858
    • 提供者:xiaoki
  1. top

    0下载:
  2. 调用FPGA中的IP核的RAM的顶层文件-Call the FPGA IP core RAM top-level file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1143
    • 提供者:周杨鹏
  1. top-windowcontrolling

    0下载:
  2. 对汽车温度进行检测,自动控制天窗的开关,调节车内温度。有液晶显示。-automatic controlling the top-window of a car depending on the temperature in the car
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-15
    • 文件大小:7070
    • 提供者:niora
« 12 3 4 5 6 7 8 9 10 ... 39 »
搜珍网 www.dssz.com