搜索资源列表
-
0下载：
介绍一组浮点数的运算代码，包括加减乘除运算的VHDL代码实现-Introduced a set of floating-point code of the operation, including addition and subtraction multiplication and division operations to achieve the VHDL code
-
-
0下载：
除法器程序，除法器模块，定点数除法的相关代码。-Divider procedures, divider module, the related fixed-point code division.
-
-
0下载：
verilog实现的八位CPU，包括乘法、除法以及多种寻址方式。代码中包括测试模块，可以直接在试验箱上运行。-verilog to achieve the eight CPU, including multiplication, division, as well as addressing a variety of ways. Code, including test modules, can be run directly in the chamber.
-
-
0下载：
verilog code for division based on cordic algorithm
-
-
0下载：
This a simple vhdl code that perform division using the non restoring algorithm which is often handy-This is a simple vhdl code that perform division using the non restoring algorithm which is often handy
-
-
0下载：
Code VHDL for Newton Raphson BCD Division and Carry Save Multiplication in BCD
-
-
0下载：
VHDL数字电路设计教程
作者：（巴西）佩德罗尼（Pedroni,V.A.） 著，乔庐峰 等译
本书采用将数字电路系统设计实例与可编程逻辑相结合的方法，通过大量实例，对如何采用VHDL进行电路设计进行了全面阐述。
本书分为三大部分：首先详细介绍VHDL语言的背景知识、基本语法结构和VHDL代码的编写方法；然后介绍VHDL电路单元库的结构和使用方法，以及如何将新的设计加入到现有的或自己新建立的单元库中，以便于进行代码的分割、共享和重用；最后介绍PLD和FPGA的发展历史、主流厂
-
-
0下载：
VHDL实验代码：除法器，是一个基于VHDL语言开发的小程序，是关于除法的算法，比较实用-VHDL test code: divider, is a VHDL-based language developed by a small program, on the division algorithm, more practical
-
-
0下载：
this is vhdl code. using Frequeny division.
out device is LED. device is atera cyclone2.
-
-
0下载：
详细描述设计过程
① 指令格式设计
② 微操作的定义
③ 节拍的划分
④ 处理器详细结构设计框图及功能描述(评分重点)
a. 模块之间的连线单线用细线，2根及以上用粗线并标出根数及.
b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上
⑤ 各功能模块结构设计框图及功能描述（评分重点）
⑥ VHDL代码、UCF文件、测试指令序列（每条指令的含义）
⑦ 实验总结，在调试和下载过程中遇到的问题
-Design Pr
-
-
0下载：
详细描述设计过程和实验中遇到的问题，包括：
① 指令格式设计
② 微操作的定义
③ 节拍的划分
④ 处理器详细结构设计框图及功能描述(评分重点)
a. 模块之间的连线单线用细线，2根及以上用粗线并标出根数及.
b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上
⑤ 各功能模块结构设计框图及功能描述（评分重点）
⑥ VHDL代码、UCF文件、测试指令序列（每条指令的含义）
实验总结，在调试和下载过程中遇到的问题
-
-
0下载：
VHDL浮点除法运算，VHDL浮点数除法，源码，含仿真图 -VHDL floating point division, source code, including simulation mapVHDL floating point division, source code, including simulation map
-
-
0下载：
本源码是基于VHDL语言环境下的基础实验源码，共分七个部分。分别是：序列检测器、数字密码锁、四位有符号数除法、同步FIFO、DPLL的设计以及Cordic 算法实现。对于VHDL的初学者具有极大的参考价值。-The source is based on experimental basis source VHDL language environment, it is divided into seven sections. They are: the sequence detector, di
-
